| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 频率合成综述 | 第9-16页 |
| §1.1 频率合成技术的发展史 | 第9-11页 |
| §1.2 频率合成器的性能要求 | 第11-12页 |
| §1.3 频率合成技术近况与展望 | 第12-14页 |
| §1.4 本课题研究的内容及意义 | 第14-16页 |
| 第二章 相位噪声 | 第16-33页 |
| §2.1 频率稳定度 | 第16-17页 |
| §2.2 相位噪声的概念 | 第17-19页 |
| §2.3 相位噪声的定量表示 | 第19-21页 |
| §2.3.1 时域表示法 | 第19-20页 |
| §2.3.2 频域表示法 | 第20-21页 |
| §2.4 单边带相位噪声L(f_m) | 第21-23页 |
| §2.5 相位噪声产生 | 第23-33页 |
| §2.5.1 加性噪声引起的相位噪声 | 第23-26页 |
| §2.5.2 振荡器 | 第26-29页 |
| §2.5.3 混频器 | 第29-30页 |
| §2.5.4 倍频器 | 第30-31页 |
| §2.5.5 分频器 | 第31-33页 |
| 第三章 锁相环基本原理 | 第33-48页 |
| §3.1 锁相环的基本原理 | 第33-37页 |
| §3.1.1 鉴相器(PD) | 第33-34页 |
| §3.1.2 环路滤波器(LPF) | 第34-37页 |
| §3.1.3 压控振荡器(VCO) | 第37页 |
| §3.2 锁相环路的主要性能分析 | 第37-42页 |
| §3.2.1 锁相环路的线性相位模型 | 第38-40页 |
| §3.2.2 锁相环路的捕获性能 | 第40-41页 |
| §3.2.3 锁相环路的跟踪性能 | 第41-42页 |
| §3.3 锁相环系统的相位噪声分析 | 第42-48页 |
| 第四章 PLL频率合成技术 | 第48-54页 |
| §4.1 基本锁相环频率合成器 | 第48-49页 |
| §4.2 变模分频锁相频率合成器 | 第49-50页 |
| §4.3 分数分频锁相频率合成器 | 第50-51页 |
| §4.4 下变频锁相频率合成器 | 第51-52页 |
| §4.5 上混频锁相频率合成器 | 第52-54页 |
| 第五章 X、Ku波段宽带低相位噪声雷达跳频源的研制 | 第54-74页 |
| §5.1 项目的指标及功能要求 | 第54-55页 |
| §5.2 系统方案设计与论证 | 第55-58页 |
| §5.2.1 系统方案及工作方式 | 第55-56页 |
| §5.2.2 系统方案可行性论证 | 第56-58页 |
| §5.3 系统的实现 | 第58-70页 |
| §5.3.1 主锁相环部分 | 第59-64页 |
| §5.3.2 辅锁相环部分 | 第64-67页 |
| §5.3.3 混频部分 | 第67-68页 |
| §5.3.4 输出部分 | 第68-69页 |
| §5.3.5 数字控制部分 | 第69-70页 |
| §5.4 存在的问题与改进措施 | 第70-74页 |
| §5.4.1 调试中出现的问题与改进措施 | 第70-71页 |
| §5.4.2 系统总体设计与调试过程中应该注意的问题 | 第71-74页 |
| 第六章 实物及系统测试结果 | 第74-82页 |
| §6.1 实物及测试设备 | 第74-76页 |
| §6.1.1 实物照片 | 第74-75页 |
| §6.1.2 测试设备 | 第75-76页 |
| §6.2 测试结果 | 第76-82页 |
| §6.2.1 相位噪声测试结果 | 第76-79页 |
| §6.2.2 杂散测试结果 | 第79-82页 |
| 结束语 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 附录1 电路原理图 | 第86-87页 |
| 附录2 腔体滤波器性能指标 | 第87-88页 |
| 附录3 控制程序 | 第88-91页 |
| 攻读硕士期间取得的成果 | 第91页 |