超宽带雷达信号高速数据采集与三维信道化FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究背景及意义 | 第9-10页 |
| ·宽带数字信道化接收技术的国内外研究动态 | 第10-12页 |
| ·本文工作及内容安排 | 第12-13页 |
| 第二章 数据采集和数字信道化理论 | 第13-26页 |
| ·引言 | 第13-14页 |
| ·数据采集基本理论 | 第14-18页 |
| ·低通采样 | 第14页 |
| ·带通采样 | 第14-16页 |
| ·量化 | 第16-17页 |
| ·抖动 | 第17-18页 |
| ·数字信道化基本理论 | 第18-25页 |
| ·数字FIR滤波器 | 第18-19页 |
| ·整数倍抽取的多相FIR实现 | 第19-20页 |
| ·数字信道化的高效实现结构 | 第20-23页 |
| ·数字信道化的多级实现 | 第23-25页 |
| ·信道化输出检测 | 第25页 |
| ·小结 | 第25-26页 |
| 第三章 数据采集与三级信道化方案设计 | 第26-49页 |
| ·方案设计背景 | 第26-27页 |
| ·宽带数字信道化接收机方案设计 | 第27-49页 |
| ·高速数据采集方案设计 | 第27-33页 |
| ·三级信道化方案设计 | 第33-46页 |
| ·算法仿真 | 第46-48页 |
| ·小结 | 第48-49页 |
| 第四章 数据采集和三级信道化硬件实现 | 第49-68页 |
| ·概述 | 第49-51页 |
| ·数据采集硬件实现 | 第51-56页 |
| ·ADC输入信号设计 | 第51-52页 |
| ·ADC输入时钟设计 | 第52页 |
| ·ADC高速数据锁存 | 第52-54页 |
| ·数据预处理 | 第54-56页 |
| ·三级信道化硬件实现 | 第56-61页 |
| ·数字信道化 | 第56-58页 |
| ·输出检测硬件实现 | 第58-59页 |
| ·数据组帧处理 | 第59-61页 |
| ·系统测试 | 第61-67页 |
| ·FPGA资源消耗 | 第62页 |
| ·测试平台 | 第62-63页 |
| ·测试结果 | 第63-67页 |
| ·小结 | 第67-68页 |
| 第五章 总结和展望 | 第68-70页 |
| ·本文总结 | 第68页 |
| ·未来展望 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 攻硕期间取得的研究成果 | 第73-74页 |
