雷达信号侦察处理机及中控设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-15页 |
| ·研究背景及意义 | 第10-11页 |
| ·国内外研究动态 | 第11-13页 |
| ·内容介绍和章节安排 | 第13-15页 |
| 第二章 雷达信号侦察处理机系统结构 | 第15-24页 |
| ·雷达信号侦察数字处理子系统方案 | 第17-20页 |
| ·高速数据采样方案 | 第17-18页 |
| ·数据率转换子系统方案 | 第18-20页 |
| ·基于多级信道化的侦察处理机结构 | 第20-23页 |
| ·侦察处理机总体结构 | 第20-21页 |
| ·高速ADC采集技术 | 第21-22页 |
| ·多级数字信道化技术 | 第22页 |
| ·中控控制技术 | 第22页 |
| ·信号处理技术 | 第22-23页 |
| ·小结 | 第23-24页 |
| 第三章 雷达信号脉内分析算法 | 第24-41页 |
| ·调制类型识别算法 | 第24-35页 |
| ·信号建模及其瞬时频率分析 | 第24-26页 |
| ·瞬时频率估计 | 第26-30页 |
| ·最小二乘估计 | 第30-32页 |
| ·统计直方图 | 第32-33页 |
| ·识别流程 | 第33-35页 |
| ·调制参数估计算法 | 第35-37页 |
| ·傅立叶系数插值迭代频率测量算法 | 第35-36页 |
| ·快速解线性调频 | 第36页 |
| ·基于相位差分的参数测量 | 第36-37页 |
| ·仿真及实验分析 | 第37-40页 |
| ·调制类型识别算法仿真 | 第37-38页 |
| ·调制参数估计算法仿真 | 第38-40页 |
| ·实时处理能力仿真 | 第40页 |
| ·小结 | 第40-41页 |
| 第四章 雷达信号侦察处理机中控方案设计 | 第41-68页 |
| ·中控方案总体设计 | 第41-42页 |
| ·数据缓存模块 | 第42-53页 |
| ·消息传递 | 第43-44页 |
| ·缓存区管理 | 第44-46页 |
| ·DDR SDRAM操作 | 第46-50页 |
| ·短信号缓存子模块 | 第50-51页 |
| ·第一级信道化数据缓存子模块 | 第51-52页 |
| ·第二级信道化数据缓存子模块 | 第52-53页 |
| ·计算资源配置模块 | 第53-55页 |
| ·同时到达多信号信息修正模块 | 第55-59页 |
| ·并行FIR滤波算法实现 | 第55-58页 |
| ·信号参数修正 | 第58-59页 |
| ·数据通信模块 | 第59-65页 |
| ·FPGA间的数据传输 | 第59-62页 |
| ·FPGA与DSP的数据传输 | 第62-64页 |
| ·FPGA与外部差分接口的数据传输 | 第64-65页 |
| ·其它模块 | 第65-67页 |
| ·上电自检 | 第65页 |
| ·信号预处理 | 第65-67页 |
| ·小结 | 第67-68页 |
| 第五章 系统联试结果 | 第68-78页 |
| ·侦察处理机硬件平台 | 第68-70页 |
| ·侦察处理机测试平台 | 第70-71页 |
| ·单信号测试 | 第71-73页 |
| ·中控测试 | 第71-72页 |
| ·信号处理测试 | 第72-73页 |
| ·多信号测试 | 第73-78页 |
| ·中控测试 | 第73-76页 |
| ·信号处理测试 | 第76-77页 |
| ·小结 | 第77-78页 |
| 第六章 总结与展望 | 第78-81页 |
| ·本文总结 | 第78页 |
| ·未来展望 | 第78-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 攻硕期间取得的研究成果 | 第86-87页 |
