总线分析模块硬件设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·电子测试仪器发展概况 | 第9页 |
| ·数字系统总线分析仪器的发展现状 | 第9-10页 |
| ·课题研究目的与主要技术指标 | 第10-13页 |
| 第二章 总线分析模块硬件总体设计 | 第13-22页 |
| ·总线分析模块的工作原理 | 第13-14页 |
| ·总线分析模块硬件整体方案 | 第14-21页 |
| ·逻辑分析单元硬件方案 | 第15-17页 |
| ·数据发生单元硬件方案 | 第17-18页 |
| ·逻辑分析单元与数据发生单元的交互触发 | 第18-21页 |
| ·硬件开发平台介绍 | 第21-22页 |
| 第三章 逻辑分析单元硬件电路设计 | 第22-47页 |
| ·前端数据输入电路设计 | 第22-27页 |
| ·探头与信号完整性的关系 | 第22-23页 |
| ·探头电路设计 | 第23-26页 |
| ·无源衰减网络设计 | 第24页 |
| ·信号的数字化处理 | 第24-25页 |
| ·探头门限产生电路设计 | 第25-26页 |
| ·电平转换电路设计 | 第26页 |
| ·通道一致性与抗扰技术 | 第26-27页 |
| ·触发识别电路 | 第27-31页 |
| ·触发原理与分类 | 第28-29页 |
| ·触发识别与数据存储控制的配合 | 第29-31页 |
| ·单次触发模式与连续触发模式 | 第31-35页 |
| ·单次触发与连续触发的概念 | 第31页 |
| ·单次触发模式的原理 | 第31-33页 |
| ·连续触发模式的原理 | 第33-35页 |
| ·单次触发模式与连续触发模式的比较 | 第35页 |
| ·单次触发模式下触发识别电路设计 | 第35-38页 |
| ·单次触发识别电路的总体结构 | 第35-37页 |
| ·脉宽触发电路设计 | 第37-38页 |
| ·串行总线协议触发 | 第38-40页 |
| ·I~2C 总线协议简介 | 第38-39页 |
| ·I~2C 总线协议触发 | 第39-40页 |
| ·连续触发电路设计 | 第40-44页 |
| ·连续触发电路的整体方案 | 第40-42页 |
| ·连续触发模块的FPGA 实现 | 第42-44页 |
| ·数据存取与控制电路设计 | 第44-47页 |
| ·存储系统设计 | 第44-46页 |
| ·存储芯片选择 | 第44页 |
| ·单次触发模式下的数据存储 | 第44-46页 |
| ·连续触发模式下的数据存储 | 第46页 |
| ·DMA 数据传输模式 | 第46-47页 |
| 第四章 数据发生单元硬件电路设计 | 第47-55页 |
| ·数据存取控制电路 | 第47-51页 |
| ·数据分块机制 | 第48-49页 |
| ·数据输出方式设计 | 第49-51页 |
| ·时钟电路 | 第51-55页 |
| ·FPGA 内部时钟设计 | 第51-53页 |
| ·全局时钟 | 第51页 |
| ·门控时钟 | 第51-52页 |
| ·多级逻辑时钟 | 第52-53页 |
| ·行波时钟 | 第53页 |
| ·数据输出时钟电路设计 | 第53-55页 |
| 第五章 CPCI 总线接口电路设计 | 第55-58页 |
| ·CPCI 总线的特点与系统结构 | 第55页 |
| ·基于 PCI9054 的通信接口实现 | 第55-58页 |
| 第六章 总线分析模块的调试与测试 | 第58-64页 |
| ·总线分析模块硬件调试 | 第58-61页 |
| ·功能及指标测试 | 第61-64页 |
| 第七章 结论 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 攻硕期间取得的研究成果 | 第68-69页 |
| 附录 | 第69-76页 |
