基于IEC61850-9-1标准的光电互感器合并单元设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-16页 |
| ·课题背景 | 第9-10页 |
| ·国内外发展现状 | 第10-14页 |
| ·本文的主要内容 | 第14-16页 |
| 第二章 合并单元数字接口的分析 | 第16-30页 |
| ·IEC61850 协议简介 | 第16-18页 |
| ·IEC61850-9-1 合并单元信息模型 | 第18-20页 |
| ·光电互感器数字输出接口的分析 | 第20-24页 |
| ·合并单元输出接口分析 | 第24-29页 |
| ·合并单元数字接口的要求 | 第29页 |
| ·本章小结 | 第29-30页 |
| 第三章 合并单元的设计 | 第30-38页 |
| ·合并单元功能分析 | 第30-31页 |
| ·合并单元结构框图 | 第31页 |
| ·硬件实现方案 | 第31-37页 |
| ·数据解码电路 | 第31-35页 |
| ·数据交换电路 | 第35-36页 |
| ·合并单元输出电路 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 同步控制方案 | 第38-43页 |
| ·同步信号异常判断 | 第38-39页 |
| ·合并单元之间的同步 | 第39-40页 |
| ·单个合并单元的同步控制方案 | 第40-41页 |
| ·本章小结 | 第41-43页 |
| 第五章 合并单元程序设计 | 第43-61页 |
| ·UART FPGA 接口模块设计 | 第43-52页 |
| ·时钟分频模块 | 第43-45页 |
| ·Uart 发送模块 | 第45-46页 |
| ·Uart 接收模块 | 第46-49页 |
| ·双口RAM 读写时序模块 | 第49-52页 |
| ·同步判断程序设计 | 第52-54页 |
| ·CRC 接收校验 | 第54-56页 |
| ·S3C2440 部分程序设计 | 第56-60页 |
| ·初始化代码设计 | 第56-58页 |
| ·以太网通讯程序设计 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 设计的部分测试 | 第61-69页 |
| ·数据接收延迟测试 | 第61-64页 |
| ·同步PPS 判断程序验证 | 第64-65页 |
| ·网络传输内容测试 | 第65-68页 |
| ·本章小结 | 第68-69页 |
| 第七章 总结与展望 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 附录 | 第73-78页 |
| 致谢 | 第78-79页 |
| 攻读硕士学位期间发表的论文 | 第79页 |
