| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-13页 |
| ·引言 | 第7页 |
| ·国内外研究现状 | 第7-12页 |
| ·本文的主要工作 | 第12-13页 |
| 2 雷达 DBF接收系统工作原理 | 第13-20页 |
| ·数字波束形成 DBF技术的概念和基本组成 | 第13-15页 |
| ·DBF接收系统的组成及其工作原理 | 第15-20页 |
| 3 并行 DSP权重计算电路的设计与实现 | 第20-50页 |
| ·并行 DSP板权重计算电路的系统结构 | 第20-22页 |
| ·并行DSP板芯片介绍 | 第21页 |
| ·并行 DSP板单元电路说明 | 第21-22页 |
| ·并行 DSP板权重计算算法的实现 | 第22-26页 |
| ·并行 DSP板的接口电路调试 | 第26-42页 |
| ·cPCI的接口调试 | 第27-31页 |
| ·cPCI原理图设计与HPI操作 | 第27-28页 |
| ·最终cPCI读写应答协议 | 第28-31页 |
| ·cPCI总线 J4并行数据总线接口的调试 | 第31-36页 |
| ·设计思路 | 第31-33页 |
| ·J4口中断程序的实现 | 第33-36页 |
| ·cPCI总线 J5 FIF0并行数据总线接口的调试 | 第36-40页 |
| ·设计思路 | 第36-38页 |
| ·J5口中断程序的实现 | 第38-40页 |
| ·DSP板内芯片间 McBSP接口的调试 | 第40-42页 |
| ·设计思路 | 第40-41页 |
| ·CPU方式触发 McBSP中断的实现 | 第41-42页 |
| ·并行 DSP板的程序自动加载与调试 | 第42-50页 |
| ·程序自动加载的基本概念和过程 | 第42-43页 |
| ·FLASH加载原理 | 第43-46页 |
| ·C编译器生成的段 | 第43-44页 |
| ·DSP运行系统初始化 | 第44页 |
| ·运行时变量的自动初始化 | 第44-45页 |
| ·HEX转换工具 | 第45-46页 |
| ·FLASH中的程序代码分配方案 | 第46-48页 |
| ·存放空间分配的连接命令文件.cmd | 第46-47页 |
| ·改写中断向量表和编写引导程序 | 第47-48页 |
| ·DSP程序自加载调试 | 第48-50页 |
| 结论 | 第50-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-54页 |