X微处理器时序建模技术研究与实现
| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 引言 | 第10-14页 |
| 1．1 本课题的背景 | 第10-12页 |
| 1．2 本课题涉及的内容及完成的工作 | 第12页 |
| 1．3 论文的结构 | 第12-14页 |
| 第二章 静态时序分析概述 | 第14-21页 |
| 2．1 静态时序分析的特点 | 第14-16页 |
| 2．2 静态时序分析的基本概念 | 第16-18页 |
| 2．3 静态时序分析原理 | 第18-21页 |
| 第三章 X微处理器时序分析方案 | 第21-33页 |
| 3．1 X微处理器时序分析的流程说明 | 第21-24页 |
| 3．1．1 建立单元时序模型库的流程 | 第21-22页 |
| 3．1．2 X芯片时序分析的流程 | 第22-24页 |
| 3．2 X微处理器中的时序模型 | 第24-29页 |
| 3．2．1 时序模型的重要性 | 第24-25页 |
| 3．2．2 时序模型分类 | 第25-26页 |
| 3．2．3 门级单元时序模型 | 第26-29页 |
| 3．3 互连线寄生参数 | 第29-32页 |
| 3．4 verilog逻辑网表 | 第32页 |
| 3．5 在PrimeTime中进行静态时序分析 | 第32-33页 |
| 第四章 X微处理器中单元时序数据的获取 | 第33-52页 |
| 4．1 单元引脚电容 | 第33-35页 |
| 4．2 跳变时间和输出负载采样点的确定 | 第35-36页 |
| 4．3 时序模型数据的获取流程 | 第36-37页 |
| 4．4 获取时序模型数据方法的详细说明 | 第37-52页 |
| 4．4．1 组合逻辑的情况 | 第37-40页 |
| 4．4．2 时序电路单元的情况 | 第40-44页 |
| 4．4．3 动态电路单元的情况 | 第44-46页 |
| 4．4．4 SRAM单元的情况 | 第46-49页 |
| 4．4．5 宏单元的处理方法 | 第49-52页 |
| 第五章 时序模型库的自动化生成 | 第52-79页 |
| 5．1 时序库文件的结构 | 第52-53页 |
| 5．2 单元时序模型的完整描述方式 | 第53-64页 |
| 5．2．1 组合逻辑的时序模型描述方式 | 第54-57页 |
| 5．2．2 时序逻辑的时序模型描述方式 | 第57-64页 |
| 5．3 单元文本模板 | 第64-68页 |
| 5．4 自动建立时序模型库程序LibMake | 第68-79页 |
| 5．4．1 LibMake程序的总体结构 | 第69-72页 |
| 5．4．2 单元信息的处理过程 | 第72-75页 |
| 5．4．3 单元测量数据的处理 | 第75-79页 |
| 第六章 分析实例及总结 | 第79-86页 |
| 6．1 X芯片静态时序分析实例 | 第79-85页 |
| 6．2 总结 | 第85页 |
| 6．3 未来工作展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 附录: 攻读硕士期间发表的论文 | 第87-88页 |
| 参考文献 | 第88-89页 |
