| 第一章 绪论 | 第1-10页 |
| ·选题背景 | 第6-7页 |
| ·课题研究的主要内容 | 第7-8页 |
| ·课题研究的意义 | 第8-9页 |
| ·课题的仿真测试环境 | 第9-10页 |
| 第二章 Cache概述 | 第10-13页 |
| ·Intel高速缓存结构 | 第10页 |
| ·Pentium高速缓存结构 | 第10-11页 |
| ·Alpha系列处理器 | 第11-12页 |
| ·PowerPC系列处理器 | 第12页 |
| ·Super SPARC | 第12-13页 |
| 第三章 Cache技术的可行性及设计要素 | 第13-21页 |
| ·采用Cache技术的可行性 | 第13页 |
| ·Cache的设计要素 | 第13-21页 |
| ·Cache的数目 | 第13-14页 |
| ·Cache的容量 | 第14-15页 |
| ·映射功能 | 第15-18页 |
| ·替换算法 | 第18页 |
| ·写策略 | 第18-19页 |
| ·Cache一致性协议 | 第19-21页 |
| 第四章 LX-1164 CPU的快存控制器的设计 | 第21-35页 |
| ·LX-1164 Cache的基本结构 | 第21页 |
| ·LX-1164数据Cache和指令Cache | 第21-23页 |
| ·数据Cache | 第22页 |
| ·指令Cache | 第22-23页 |
| ·LX-1164 CCU具体设计 | 第23-35页 |
| ·CTDS的设计 | 第23页 |
| ·CTFS的设计 | 第23-24页 |
| ·CCMI的设计 | 第24页 |
| ·CACR的设计 | 第24-25页 |
| ·CLRU的设计 | 第25-27页 |
| ·CRAM的设计 | 第27-35页 |
| 第五章 Cache Controller低功耗设计技术 | 第35-40页 |
| ·Cache功耗来源 | 第35页 |
| ·Cache重构技术 | 第35-36页 |
| ·动态调整Cache结构 | 第36-37页 |
| ·改变Cache行的存储方式 | 第37-40页 |
| 第六章 高缓一致性技术 | 第40-43页 |
| ·目录协议 | 第41页 |
| ·监测协议 | 第41-43页 |
| 第七章 仿真测试 | 第43-50页 |
| ·仿真环境 | 第43-46页 |
| ·仿真的软硬件环境 | 第43-44页 |
| ·ASIC设计流程 | 第44-45页 |
| ·逻辑设计流程 | 第45-46页 |
| ·高速缓存控制器的仿真和优化 | 第46-50页 |
| 第八章 总结与展望 | 第50-51页 |
| ·工作总结 | 第50页 |
| ·工作展望 | 第50-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 附录A CCU仿真波形图 | 第54-55页 |
| 附录B CCU技术文档说明书 | 第55页 |
| 附录C CCU的Verilog仿真源程序 | 第55页 |