基于DSP的图像采集压缩系统的研制
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-6页 |
| 第一章 绪论 | 第6-13页 |
| ·图像处理技术的应用 | 第6-7页 |
| ·图像处理系统的发展 | 第7-9页 |
| ·图像处理系统的硬件结构 | 第9-10页 |
| ·论文主要工作 | 第10-13页 |
| ·系统总述 | 第10-11页 |
| ·图像的数字化与同步 | 第11页 |
| ·CPLD逻辑设计 | 第11-12页 |
| ·压缩软件设计 | 第12-13页 |
| 第二章 硬件方案选择 | 第13-20页 |
| ·图像的采集 | 第13-18页 |
| ·图像采集的一般结构 | 第13页 |
| ·图像采集模块设计 | 第13-18页 |
| ·帧存储方案 | 第18-20页 |
| 第三章 CPLD的逻辑设计 | 第20-32页 |
| ·MAX9000系列的特征 | 第20-21页 |
| ·MAX9000系列器件的结构 | 第21-24页 |
| ·逻辑阵列块 | 第21-22页 |
| ·宏单元 | 第22-23页 |
| ·扩展乘积项 | 第23页 |
| ·FastTrack互联 | 第23-24页 |
| ·专用输入 | 第24页 |
| ·I／O单元 | 第24页 |
| ·MAX9000系列器件的输出设置 | 第24-25页 |
| ·在系统编程 | 第25页 |
| ·CPLD的逻辑设计过程 | 第25-32页 |
| ·总体设计 | 第25-26页 |
| ·地址发生器的设计 | 第26-27页 |
| ·总线切换逻辑设计 | 第27-28页 |
| ·设计输入和仿真测试 | 第28-30页 |
| ·器件编程及联机测试 | 第30-32页 |
| 第四章 DSP硬件接口设计 | 第32-41页 |
| ·TMS320C3X系列DSP | 第32-36页 |
| ·TMS320C32的硬件资源 | 第32-34页 |
| ·TMS320C32的软件资源 | 第34-36页 |
| ·DSP外部存储器接口设计 | 第36-38页 |
| ·帧存储器接口 | 第36页 |
| ·程序存储器接口 | 第36-37页 |
| ·I／O接口 | 第37-38页 |
| ·I~2C总线接口设计 | 第38页 |
| ·板卡设计 | 第38-41页 |
| ·原理图的绘制 | 第38-39页 |
| ·芯片选型 | 第39页 |
| ·PCB图的绘制 | 第39-41页 |
| 第五章 图像压缩软件设计 | 第41-52页 |
| ·JPEG压缩标准 | 第41页 |
| ·JPEG模型与算法流程 | 第41-43页 |
| ·DCT变换 | 第43页 |
| ·量化 | 第43-46页 |
| ·量化原理 | 第43-44页 |
| ·JPEG中的量化 | 第44-46页 |
| ·熵编码 | 第46-47页 |
| ·JPEG文件格式 | 第47-48页 |
| ·DCT快速算法 | 第48-52页 |
| ·一般FDCT算法 | 第48-50页 |
| ·一种适合通用DSP的新算法 | 第50-52页 |
| 第六章 结论和展望 | 第52-53页 |
| ·结论 | 第52页 |
| ·展望 | 第52-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-56页 |
| 硕士期间参加的研究项目和发表的论文 | 第56页 |
