多路径Trace处理器
| 摘要 | 第1-9页 |
| ABSTRACT | 第9-11页 |
| 第一章 绪论 | 第11-17页 |
| ·研究背景及目标 | 第11-14页 |
| ·处理器体系结构研究的机遇和挑战 | 第11-12页 |
| ·指令级并行性前景 | 第12页 |
| ·主要的处理器结构 | 第12-13页 |
| ·二进制代码兼容 | 第13-14页 |
| ·深度前瞻的障碍 | 第14页 |
| ·论文的工作 | 第14-15页 |
| ·论文结构 | 第15-17页 |
| 第二章 相关研究现状 | 第17-31页 |
| ·前瞻执行技术 | 第17-20页 |
| ·高带宽指令读取 | 第18-19页 |
| ·前瞻执行的指令发射 | 第19-20页 |
| ·前瞻执行技术的小结 | 第20页 |
| ·多路径执行 | 第20-23页 |
| ·短流水线的多路径执行 | 第21页 |
| ·有限的多路径执行 | 第21-22页 |
| ·条件执行 | 第22-23页 |
| ·TRACE机制研究现状 | 第23-28页 |
| ·Trace Cache机制 | 第23-26页 |
| ·Trace处理器 | 第26-27页 |
| ·Trace预构 | 第27-28页 |
| ·Trace机制小结 | 第28页 |
| ·小结 | 第28-31页 |
| 第三章 多路径TRACE处理器MPTP模型 | 第31-43页 |
| ·MPTP的设计原则 | 第31-36页 |
| ·错误的分支预测不可消除 | 第31-32页 |
| ·错误前瞻的代价越来越大 | 第32-34页 |
| ·多路径执行--以资源换速度 | 第34-35页 |
| ·多路执行与深度前瞻的折衷 | 第35页 |
| ·带宽换速度 | 第35-36页 |
| ·MPTP处理器模型 | 第36-40页 |
| ·多路径Trace执行 | 第37-38页 |
| ·MPTP系统结构 | 第38-39页 |
| ·多路径控制器MPC | 第39页 |
| ·Trace预处理器TPP | 第39页 |
| ·Trace执行处理器TEP | 第39-40页 |
| ·程序结果的递交机制 | 第40页 |
| ·MPTP的关键技术 | 第40页 |
| ·单路径TRACE处理器与MPTP的类比 | 第40-41页 |
| ·小结 | 第41-43页 |
| 第四章 基于分支可预测性的多路径执行 | 第43-59页 |
| ·分支预测及置信度评估 | 第43-47页 |
| ·分支预测器 | 第44-45页 |
| ·分支预测置信度的评估方法 | 第45-46页 |
| ·分支预测正确性历史表BPCIHT | 第46-47页 |
| ·评估分支预测置信度 | 第47页 |
| ·置信度阀值研究 | 第47-54页 |
| ·派生路径 | 第54-56页 |
| ·分支可预测性评估 | 第54页 |
| ·路径的派生--分支两个方向同时执行 | 第54-55页 |
| ·路径派生的资源控制 | 第55-56页 |
| ·多路径执行的性能评价 | 第56-57页 |
| ·小结 | 第57-59页 |
| 第五章 TRACE预处理 | 第59-77页 |
| ·TRACE预处理器TPP结构 | 第59-61页 |
| ·程序控制无关性 | 第61-66页 |
| ·Trace选择:实现Trace一级的指令流聚合 | 第63-64页 |
| ·细粒度控制无关的Trace选择算法 | 第64-65页 |
| ·细粒度控制无关的Trace选择 | 第65-66页 |
| ·粗粒度控制无关的Trace选择 | 第66页 |
| ·分支目标提取 | 第66-72页 |
| ·分支目标提取的必要性 | 第66-67页 |
| ·分支指令分析 | 第67-68页 |
| ·分支目标提取BTP | 第68-72页 |
| ·基于BTP的TRACE预构 | 第72-74页 |
| ·Trace构造 | 第72-73页 |
| ·基于BTP的Trace预构TPBTP | 第73-74页 |
| ·TPBTP性能评价 | 第74-75页 |
| ·小结 | 第75-77页 |
| 第六章 多路径控制 | 第77-87页 |
| ·多路径控制器MPC | 第77-78页 |
| ·路径标识 | 第78-81页 |
| ·路径的标识方法 | 第78-80页 |
| ·Trace的标识及Trace中的指令标识 | 第80页 |
| ·Trace缓冲区的路径标识逻辑 | 第80-81页 |
| ·多条路径执行 | 第81-85页 |
| ·Trace缓冲区 | 第82页 |
| ·主控Trace | 第82-83页 |
| ·Trace的调度 | 第83页 |
| ·执行结果递交 | 第83-85页 |
| ·小结 | 第85-87页 |
| 第七章 执行TRACE | 第87-99页 |
| ·开发层次性 | 第87-90页 |
| ·控制流无关性分析 | 第90-93页 |
| ·前瞻Trace的窗口管理 | 第92-93页 |
| ·数据流管理 | 第93页 |
| ·处理单元的执行控制 | 第93-98页 |
| ·寄存器重命名表 | 第94页 |
| ·分配和释放处理单元 | 第94-95页 |
| ·指令唤醒 | 第95-96页 |
| ·存储器访问 | 第96-97页 |
| ·精确中断的处理 | 第97页 |
| ·程序返回地址栈 | 第97-98页 |
| ·Cache设计 | 第98页 |
| ·小结 | 第98-99页 |
| 第八章 模拟器及测试程序 | 第99-107页 |
| ·SIMPLESCALAR模拟器 | 第99-104页 |
| ·模拟器软件结构 | 第100页 |
| ·模拟器功能简介 | 第100-101页 |
| ·模拟器指令集及POSIX系统调用 | 第101页 |
| ·模拟器软件组成 | 第101-102页 |
| ·模拟器安装 | 第102页 |
| ·测试程序的处理流程 | 第102-103页 |
| ·模拟器运行 | 第103-104页 |
| ·SPECINT95测试程序 | 第104-105页 |
| ·实验环境 | 第105-106页 |
| ·小结 | 第106-107页 |
| 第九章 结束语 | 第107-111页 |
| ·所做的工作和创新 | 第107-109页 |
| ·下一步的工作 | 第109-111页 |
| 攻读博士学位期间发表的论文 | 第111-112页 |
| 致谢 | 第112-113页 |
| 参考文献 | 第113-118页 |
