数字电路多目标在线进化及异构容错系统设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 绪论 | 第13-18页 |
| ·演化硬件的概念 | 第13-14页 |
| ·演化硬件的研究现状 | 第14-16页 |
| ·课题研究的目的与意义 | 第16页 |
| ·本文主要工作与结构安排 | 第16-18页 |
| 第二章 演化硬件基本原理与实现方法 | 第18-21页 |
| ·演化硬件基本原理 | 第18页 |
| ·演化硬件实现方法 | 第18-19页 |
| ·演化硬件实现步骤 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 数字电路多目标进化设计 | 第21-37页 |
| ·多目标优化算法分类 | 第22-23页 |
| ·用于数字电路设计的多目标进化算法分析 | 第23-24页 |
| ·数字电路多目标进化设计 | 第24-29页 |
| ·多目标进化设计过程 | 第24-26页 |
| ·数字电路多目标进化编码方法与遍历方法 | 第26-28页 |
| ·加速进化策略 | 第28页 |
| ·加速多目标进化设计方法 | 第28-29页 |
| ·多目标进化算法实现步骤 | 第29页 |
| ·设计实例与结果分析 | 第29-36页 |
| ·HEX-BCD 电路进化的问题描述 | 第30页 |
| ·多目标在线进化实现 | 第30-31页 |
| ·多目标在线进化结果分析 | 第31-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 数字电路函数级进化设计 | 第37-43页 |
| ·数字电路函数级进化设计方法 | 第38页 |
| ·设计实例与结果分析 | 第38-42页 |
| ·电路分解与进化实现 | 第39-40页 |
| ·实验结果与分析 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第五章 异构冗余容错系统设计 | 第43-60页 |
| ·容错技术简介 | 第43-46页 |
| ·异构冗余容错系统设计理论基础 | 第46-48页 |
| ·异构冗余容错系统设计方法 | 第48-49页 |
| ·异构系统评价理论与方法 | 第49-53页 |
| ·图论简介 | 第49-50页 |
| ·异构评价理论分析 | 第50-51页 |
| ·异构评价方法 | 第51-53页 |
| ·设计实例与结果分析 | 第53-59页 |
| ·异构电路评价结果分析 | 第54-55页 |
| ·电路进化时间结果分析 | 第55-56页 |
| ·异构系统模块电路分析 | 第56-59页 |
| ·本章小结 | 第59-60页 |
| 第六章 异构冗余容错系统多目标优化设计 | 第60-68页 |
| ·异构容错系统多目标设计理论基础 | 第60页 |
| ·异构容错系统优化设计过程 | 第60-61页 |
| ·设计实例与结果分析 | 第61-67页 |
| ·电路多目标设计结果分析 | 第62-64页 |
| ·异构度评价结果分析 | 第64-66页 |
| ·容错系统可靠性分析 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第七章 结束语 | 第68-70页 |
| ·本文研究工作总结 | 第68页 |
| ·后续研究建议 | 第68-70页 |
| 参考文献 | 第70-75页 |
| 致谢 | 第75-76页 |
| 在学期间发表的学术论文 | 第76页 |
