高保真网络音频传输系统的设计与实现
致谢 | 第1-5页 |
摘要 | 第5-6页 |
Abstract | 第6-9页 |
1 绪论 | 第9-13页 |
·课题的背景 | 第9-10页 |
·国内外该方向的研究现状 | 第10-11页 |
·课题的主要工作及意义 | 第11-13页 |
·课题的主要工作 | 第11-12页 |
·课题的研究意义 | 第12-13页 |
2 音频传输系统的总体设计 | 第13-19页 |
·系统的需求分析 | 第13-14页 |
·系统的总体结构设计 | 第14-16页 |
·系统的总体框架 | 第14页 |
·网络拓扑结构设计 | 第14-16页 |
·系统节点的设计及工作原理 | 第16-19页 |
·节点设计的考虑 | 第16-17页 |
·节点的总体设计 | 第17-18页 |
·节点的工作原理 | 第18-19页 |
3 系统节点的原理设计 | 第19-44页 |
·输入信号处理子板设计 | 第19-20页 |
·输入信号处理子板电路架构 | 第19页 |
·AD转换电路的设计 | 第19-20页 |
·输出信号处理子板设计 | 第20-22页 |
·输入信号处理子板电路架构 | 第20-21页 |
·DA转换电路的设计 | 第21-22页 |
·电源与数据传输底板设计 | 第22-28页 |
·电源模块电路设计 | 第22-24页 |
·数据传输模块电路设计 | 第24-28页 |
·数据处理核心板设计 | 第28-44页 |
·FPGA的选型 | 第28-33页 |
·数据处理核心板的总体设计 | 第33-34页 |
·PHY电路的设计 | 第34-35页 |
·电源电路的设计 | 第35-39页 |
·FPGA配置电路的设计 | 第39-40页 |
·FPGA时钟电路的设计 | 第40-42页 |
·存储电路的设计 | 第42-43页 |
·串口电路的设计 | 第43-44页 |
4 系统的PCB设计与仿真 | 第44-58页 |
·高速PCB仿真设计 | 第44-46页 |
·高速系统中的信号完整性问题 | 第44-45页 |
·高速系统中的PCB仿真设计 | 第45-46页 |
·整体模数划分 | 第46-48页 |
·输入/输出信号处理子板的PCB设计 | 第48-50页 |
·电源与数据传输底板的PCB设计 | 第50-53页 |
·数据处理核心板的PCB设计 | 第53-58页 |
·核心板PCB的层叠设计 | 第54-55页 |
·DC-DC模块的PCB设计 | 第55页 |
·网络模块的PCB设计 | 第55-56页 |
·核心板PCB的最终设计 | 第56-58页 |
5 系统的FPGA设计 | 第58-75页 |
·FPGA的开发流程 | 第58-60页 |
·整体框架设计 | 第60-62页 |
·节拍器设计 | 第62页 |
·以太网MAC模块设计 | 第62-66页 |
·MAC子层协议的介绍 | 第62-63页 |
·MAC发送模块 | 第63-64页 |
·MAC接收模块 | 第64-65页 |
·MAC状态模块 | 第65页 |
·MAC控制模块 | 第65页 |
·MII管理模块 | 第65页 |
·发送队列管理模块 | 第65-66页 |
·接收队列管理模块 | 第66页 |
·音频采集与播放模块设计 | 第66-69页 |
·音频采集模块设计 | 第67-68页 |
·音频播放模块设计 | 第68-69页 |
·数据交互模块设计 | 第69页 |
·音频时钟同步模块设计 | 第69-74页 |
·影响主从节点音频时钟同步的因素与相关分析 | 第69-71页 |
·在以太网的物理层(MII接口处)提取采样时钟 | 第71-72页 |
·时钟调整算法及相关FPGA设计 | 第72-74页 |
·综合结果 | 第74-75页 |
6 系统测试与集成 | 第75-83页 |
·输入信号处理子板的性能测试 | 第75-76页 |
·输出信号处理子板的性能测试 | 第76-78页 |
·百兆以太网性能测试 | 第78-79页 |
·时钟同步模块性能测试 | 第79-82页 |
·对比测试主从音频采样时钟同步性 | 第80-81页 |
·对比测试系统失真率 | 第81页 |
·测试结论 | 第81-82页 |
·整机性能测试 | 第82-83页 |
7 总结与展望 | 第83-85页 |
·论文总结 | 第83-84页 |
·论文展望 | 第84-85页 |
参考文献 | 第85-87页 |