基于软硬件协同仿真的IP核验证平台的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-17页 |
| 1.1 课题背景 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-15页 |
| 1.2.1 软硬件协同技术的发展与特点 | 第10-13页 |
| 1.2.2 结合软硬件协同技术的仿真及验证方法 | 第13-15页 |
| 1.3 课题主要研究内容 | 第15-17页 |
| 第2章 IP核验证平台的整体方案 | 第17-28页 |
| 2.1 协同仿真验证平台的提出 | 第17-20页 |
| 2.1.1 IP核验证的发展及意义 | 第17-18页 |
| 2.1.2 基于FPGA的软硬件协同仿真 | 第18-20页 |
| 2.2 协同仿真验证平台的硬件加速原理 | 第20-23页 |
| 2.2.1 基于FPGA的硬件加速流程 | 第20-21页 |
| 2.2.2 基于FPGA的硬件加速原理 | 第21-23页 |
| 2.3 IP核验证平台整体架构 | 第23-27页 |
| 2.3.1 Leon3 SoC平台简介 | 第24-25页 |
| 2.3.2 Xilinx SoPC设计流程 | 第25-26页 |
| 2.3.3 基于以太网的数据交互通路 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第3章 基于以太网的协同仿真自定义数据帧 | 第28-35页 |
| 3.1 IP核验证中自定义数据帧的意义 | 第28页 |
| 3.2 自定义数据帧格式 | 第28-34页 |
| 3.2.1 PC发往FPGA的数据帧格式 | 第29-32页 |
| 3.2.2 FPGA发往PC的数据帧格式 | 第32-34页 |
| 3.3 本章小结 | 第34-35页 |
| 第4章IP核验证平台的设计与实现 | 第35-52页 |
| 4.1 验证平台整体运行流程 | 第35-37页 |
| 4.2 PC端验证环境 | 第37-44页 |
| 4.2.1 Leon3 SoC进程 | 第37-39页 |
| 4.2.2 TCP服务器进程 | 第39-40页 |
| 4.2.3 验证功能进程 | 第40页 |
| 4.2.4 拓展功能进程 | 第40-41页 |
| 4.2.5 进程间数据通信 | 第41-42页 |
| 4.2.6 进程间事件控制通信 | 第42-44页 |
| 4.3 FPGA端验证环境 | 第44-51页 |
| 4.3.1 SoPC硬件平台 | 第44页 |
| 4.3.2 协同仿真模块 | 第44-49页 |
| 4.3.3 SoPC软件环境 | 第49-51页 |
| 4.4 本章小结 | 第51-52页 |
| 第5章IP核验证平台的功能验证与性能测试 | 第52-63页 |
| 5.1 基本功能验证 | 第52-56页 |
| 5.1.1 验证功能 | 第52-54页 |
| 5.1.2 拓展功能 | 第54-56页 |
| 5.2 基本性能测试 | 第56-59页 |
| 5.2.1 传输速度 | 第56-58页 |
| 5.2.2 IP核仿真验证速度 | 第58-59页 |
| 5.3 基于LEON3 SoC平台的整体功能验证 | 第59-61页 |
| 5.4 本章小结 | 第61-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第68-70页 |
| 致谢 | 第70页 |
