高密度闪存信道检测算法研究与ECC验证平台设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 课题研究背景及意义 | 第13-14页 |
| 1.2 课题研究的国内外现状 | 第14-16页 |
| 1.2.1 闪存纠错技术 | 第14-16页 |
| 1.2.2 芯片验证技术 | 第16页 |
| 1.3 课题研究的主要内容和创新点 | 第16-17页 |
| 1.4 论文的结构安排 | 第17-18页 |
| 第二章 LDPC码编译码算法介绍 | 第18-26页 |
| 2.1 LDPC码的定义及表示 | 第18-19页 |
| 2.2 LDPC码的编码算法 | 第19-20页 |
| 2.2.1 校验矩阵构造算法 | 第19-20页 |
| 2.2.2 编码原理 | 第20页 |
| 2.3 二元LDPC码译码算法 | 第20-25页 |
| 2.3.1 BP译码算法 | 第20-22页 |
| 2.3.2 最小和译码算法 | 第22-23页 |
| 2.3.3 大数逻辑译码算法 | 第23-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 高密度NAND闪存存储介绍 | 第26-35页 |
| 3.1 NAND闪存介绍 | 第26-29页 |
| 3.1.1 NAND闪存存储单元 | 第26-27页 |
| 3.1.2 闪存存储类型 | 第27-28页 |
| 3.1.3 闪存读写机制 | 第28-29页 |
| 3.2 NAND闪存噪声分析 | 第29-32页 |
| 3.2.1 随机电报噪声 | 第29-30页 |
| 3.2.2 相邻单元间干扰 | 第30-31页 |
| 3.2.3 持久性噪声 | 第31-32页 |
| 3.3 NAND闪存信道纠错技术 | 第32-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第四章 高密度NAND闪存信号检测算法研究 | 第35-53页 |
| 4.1 NAND闪存信号处理技术介绍 | 第35-37页 |
| 4.1.1 数据后补偿技术 | 第35-36页 |
| 4.1.2 数据预处理技术 | 第36-37页 |
| 4.2 较低时延信号检测算法研究 | 第37-42页 |
| 4.2.1 低时延算法原理 | 第37-40页 |
| 4.2.2 低时延信号检测算法性能分析 | 第40-42页 |
| 4.3 基于相邻单元后验信息信道检测算法研究 | 第42-52页 |
| 4.3.1 后验信息检测补偿技术原理 | 第44-45页 |
| 4.3.2 补偿方案的实现步骤 | 第45-47页 |
| 4.3.3 后验信息后补偿方案性能分析 | 第47-52页 |
| 4.4 本章小结 | 第52-53页 |
| 第五章 基于VMM的LDPC编译码器的验证 | 第53-61页 |
| 5.1 VMM验证方法学简介 | 第53-54页 |
| 5.2 验证平台的设计 | 第54-58页 |
| 5.2.1 LDPC编译码器简介 | 第54-55页 |
| 5.2.2 LDPC编译码器验证点分析 | 第55-56页 |
| 5.2.3 验证平台的搭建流程 | 第56-58页 |
| 5.3 验证结果分析 | 第58-60页 |
| 5.3.1 覆盖率统计分析 | 第58-60页 |
| 5.3.2 重用性分析 | 第60页 |
| 5.4 本章小结 | 第60-61页 |
| 总结与展望 | 第61-63页 |
| 总结 | 第61-62页 |
| 展望 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 攻读学位期间发表论文 | 第67-69页 |
| 致谢 | 第69页 |
