| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景与意义 | 第10-12页 |
| 1.2 动态符号执行国内外研究现状 | 第12-14页 |
| 1.3 本文研究内容 | 第14页 |
| 1.4 本文组织结构 | 第14-15页 |
| 1.5 本章小结 | 第15-16页 |
| 第二章 动态符号执行相关技术研究 | 第16-28页 |
| 2.1 动态符号执行技术的基本介绍 | 第16-17页 |
| 2.2 动态符号执行架构 | 第17-22页 |
| 2.2.1 动态符号执行整体框架 | 第17-19页 |
| 2.2.2 符号传播 | 第19-20页 |
| 2.2.3 控制流图及支配图 | 第20-22页 |
| 2.3 经典符号执行引擎简介 | 第22-25页 |
| 2.3.1 EXE系列工具 | 第22-23页 |
| 2.3.2 动态符号执行引擎Angr | 第23-25页 |
| 2.4 路径爆炸问题及缓解方案 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 动态符号执行下内存优化算法研究与实现 | 第28-43页 |
| 3.1 动态符号执行下内存模型研究 | 第28-31页 |
| 3.1.1 State状态信息分析 | 第28-29页 |
| 3.1.2 Angr平台中State内存模型分析 | 第29-31页 |
| 3.2 内存优化算法设计 | 第31-36页 |
| 3.2.1 总体设计原则 | 第31-32页 |
| 3.2.2 算法设计 | 第32-36页 |
| 3.3 算法评估与分析 | 第36-42页 |
| 3.3.1 实验设计 | 第37-38页 |
| 3.3.2 实验准备 | 第38-39页 |
| 3.3.3 实验结果分析 | 第39-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 并行分段式符号执行的研究与设计 | 第43-62页 |
| 4.1 总体算法设计 | 第43-46页 |
| 4.1.1 总体算法流程 | 第43-44页 |
| 4.1.2 基于支配点的分段原则 | 第44-46页 |
| 4.1.3 两种并行化设计 | 第46页 |
| 4.2 分割式并行化算法设计 | 第46-56页 |
| 4.2.1 算法整体流程 | 第46-47页 |
| 4.2.2 支配点之间的路径寻找 | 第47-49页 |
| 4.2.3 分段路径拼接 | 第49-55页 |
| 4.2.4 完整路径检测 | 第55-56页 |
| 4.3 基于pipeline的并行化算法设计 | 第56-61页 |
| 4.3.1 算法整体流程 | 第56-57页 |
| 4.3.2 pipeline式路径探索 | 第57-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第五章 并行分段式符号执行算法测试及评估 | 第62-75页 |
| 5.1 实验前期准备 | 第62-64页 |
| 5.1.1 实验环境部署 | 第62-63页 |
| 5.1.2 实验数据度量标准 | 第63-64页 |
| 5.2 分割式并行化算法评估与分析 | 第64-66页 |
| 5.2.1 二进制程序选择 | 第64页 |
| 5.2.2 实验结果分析 | 第64-66页 |
| 5.3 基于pipeline的并行化算法评估与分析 | 第66-74页 |
| 5.3.1 二进制程序选择 | 第66-67页 |
| 5.3.2 实验结果分析 | 第67-70页 |
| 5.3.3 测试数据详细分析 | 第70-74页 |
| 5.4 本章小结 | 第74-75页 |
| 第六章 论文总结 | 第75-77页 |
| 6.1 论文工作总结 | 第75-76页 |
| 6.2 后续研究工作 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-84页 |
| 攻读硕士学位期间取得的成果 | 第84页 |