基于FPGA的光纤接口和CPCI总线通信
摘要 | 第4-5页 |
Abstract | 第5-6页 |
第1章 绪论 | 第10-17页 |
1.1 课题背景及研究的意义 | 第10-11页 |
1.2 国内外研究现状及分析 | 第11-15页 |
1.2.1 系统互联总线技术 | 第11-13页 |
1.2.2 驱动开发现状 | 第13-15页 |
1.3 本文的主要研究内容 | 第15-17页 |
第2章 RapidIO互联技术 | 第17-24页 |
2.1 引言 | 第17页 |
2.2 RapidIO协议规范 | 第17-21页 |
2.2.1 RapidIO协议逻辑层规范 | 第18-19页 |
2.2.2 RapidIO协议传输层规范 | 第19-20页 |
2.2.3 RapidIO协议物理层规范 | 第20-21页 |
2.3 流量控制 | 第21-22页 |
2.4 错误检测与恢复 | 第22-23页 |
2.4.1 丢包检测 | 第22-23页 |
2.4.2 包错误检测 | 第23页 |
2.5 本章小结 | 第23-24页 |
第3章 高速光纤通信接口实现 | 第24-38页 |
3.1 引言 | 第24页 |
3.2 GTP收发器 | 第24-27页 |
3.3 复位信号 | 第27页 |
3.4 TS201S接口模块 | 第27-29页 |
3.4.1 TS201S流水协议 | 第28页 |
3.4.2 模块结构设计 | 第28-29页 |
3.5 RapidIO上层协议 | 第29-37页 |
3.5.1 发送通道实现 | 第29-33页 |
3.5.1.1 通道缓存FIFO | 第30页 |
3.5.1.2 发送控制模块 | 第30-31页 |
3.5.1.3 包装配 | 第31-32页 |
3.5.1.4 事务匹配缓冲 | 第32-33页 |
3.5.1.5 控制符号产生 | 第33页 |
3.5.1.6 GTP发送控制模块 | 第33页 |
3.5.2 接收通道实现 | 第33-35页 |
3.5.2.1 接收控制模块实现 | 第33-34页 |
3.5.2.2 CRC校验 | 第34页 |
3.5.2.3 数据提取 | 第34页 |
3.5.2.4 控制符号译码 | 第34-35页 |
3.5.3 流量控制机制 | 第35-36页 |
3.5.4 错误检测与恢复 | 第36页 |
3.5.5 光纤通信接口的硬件开销 | 第36-37页 |
3.6 本章小结 | 第37-38页 |
第4章 接口调试与性能测试 | 第38-44页 |
4.1 引言 | 第38页 |
4.2 模块的仿真验证 | 第38-40页 |
4.2.1 发送通道仿真验证 | 第39页 |
4.2.2 接收通道仿真验证 | 第39-40页 |
4.2.3 光纤接口后仿真验证 | 第40页 |
4.3 实际调试与性能测试 | 第40-43页 |
4.3.1 调试平台设计 | 第41-42页 |
4.3.2 Chipscope调试测试 | 第42-43页 |
4.3.3 性能测试 | 第43页 |
4.4 本章小结 | 第43-44页 |
第5章 CPCI总线通信设计 | 第44-58页 |
5.1 引言 | 第44页 |
5.2 PCI9656 接口设计 | 第44-47页 |
5.3 FPGA接口设计 | 第47-48页 |
5.4 INF文件 | 第48-49页 |
5.4.1 版本信息 | 第48-49页 |
5.4.2 驱动信息 | 第49页 |
5.4.3 安装信息 | 第49页 |
5.4.4 源文件信息 | 第49页 |
5.5 PCI9656 驱动程序 | 第49-56页 |
5.5.1 板卡打开驱动程序 | 第51-52页 |
5.5.2 存储器读写驱动程序 | 第52页 |
5.5.3 读写配置空间 | 第52-53页 |
5.5.4 使能/不使能中断 | 第53-54页 |
5.5.5 DMA操作 | 第54-56页 |
5.5.6 板卡软复位 | 第56页 |
5.6 本章小结 | 第56-58页 |
第6章 驱动调试与性能测试 | 第58-64页 |
6.1 引言 | 第58页 |
6.2 存储器读写测试 | 第58-61页 |
6.2.1 写入数据 | 第59-60页 |
6.2.2 读数据 | 第60-61页 |
6.3 DMA测试 | 第61-63页 |
6.3.1 查询方式 | 第61-62页 |
6.3.2 中断方式 | 第62-63页 |
6.4 稳定性和兼容性 | 第63页 |
6.5 本章小结 | 第63-64页 |
结论 | 第64-65页 |
参考文献 | 第65-68页 |
攻读学位期间发表的学术论文 | 第68-70页 |
致谢 | 第70页 |