| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题来源及研究的目的和意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 主要研究内容 | 第10-12页 |
| 第2章 Delta-SigmaADC 中非理想因素的分析 | 第12-26页 |
| 2.1 Delta-Sigma ADC 的工作原理 | 第12-19页 |
| 2.1.1 模数转换器的有效位数与信噪比 | 第12-14页 |
| 2.1.2 过采样和噪声整形技术 | 第14-19页 |
| 2.2 运算放大器的非理想因素 | 第19-22页 |
| 2.2.1 运算放大器的有限直流增益 | 第19-20页 |
| 2.2.2 运算放大器的有限带宽和摆率 | 第20-22页 |
| 2.3 电路的低频 1/f 噪声 | 第22-23页 |
| 2.4 采样开关的非零导通电阻 | 第23页 |
| 2.5 系统死区 | 第23页 |
| 2.6 空闲音（idle tone） | 第23-24页 |
| 2.7 系统稳定性 | 第24-25页 |
| 2.8 本章小结 | 第25-26页 |
| 第3章 Delta-SigmaADC 的系统级和电路级设计 | 第26-60页 |
| 3.1 Delta-Sigma 调制器的系统级设计 | 第26-33页 |
| 3.1.1 Delta-Sigma 调制器的结构 | 第26-27页 |
| 3.1.2 调制器阶数和过采样率 | 第27-28页 |
| 3.1.3 积分器增益和前馈系数 | 第28-29页 |
| 3.1.4 噪声传递函数的零极点分布和幅频响应 | 第29-30页 |
| 3.1.5 调制器 MATLAB 模型和系统信噪比 | 第30-31页 |
| 3.1.6 空闲音(idle tone)验证 | 第31-32页 |
| 3.1.7 稳定输入范围和稳定性验证 | 第32页 |
| 3.1.8 每级积分器输出摆幅 | 第32-33页 |
| 3.2 Delta-Sigma 调制器的电路级设计 | 第33-54页 |
| 3.2.1 两相不交叠时钟 | 第33-34页 |
| 3.2.2 电容值选取 | 第34-35页 |
| 3.2.3 开关的设计 | 第35-37页 |
| 3.2.4 开关电容积分器 | 第37-44页 |
| 3.2.5 带隙基准及参考电压源的设计 | 第44-49页 |
| 3.2.6 加法器的设计 | 第49-50页 |
| 3.2.7 比较器的设计 | 第50-51页 |
| 3.2.8 一位 DA 的设计 | 第51页 |
| 3.2.9 PGA 的设计 | 第51-54页 |
| 3.3 Delta-Sigma ADC 数字部分的设计 | 第54-59页 |
| 3.3.1 数字部分整体结构 | 第54-55页 |
| 3.3.2 数字降采样滤波器 | 第55页 |
| 3.3.3 分频器 | 第55-56页 |
| 3.3.4 过载检测模块 | 第56-57页 |
| 3.3.5 串行接口电路 | 第57-58页 |
| 3.3.6 增益控制模块 | 第58页 |
| 3.3.7 校准模块 | 第58-59页 |
| 3.4 本章小结 | 第59-60页 |
| 第4章 Delta-SigmaADC 的仿真结果及版图设计 | 第60-66页 |
| 4.1 Delta-Sigma ADC 的电路仿真结果和分析 | 第60-62页 |
| 4.2 Delta-Sigma ADC 的版图设计 | 第62-64页 |
| 4.2.1 模拟部分版图设计 | 第62-63页 |
| 4.2.2 数字部分版图设计 | 第63-64页 |
| 4.2.3 ADC 整体版图设计 | 第64页 |
| 4.3 Delta-Sigma ADC 的版图后仿真结果和分析 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 攻读硕士学位期间发表的论文及其他成果 | 第71-73页 |
| 致谢 | 第73页 |
