新型拓扑结构的NoC研究
| 目录 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-9页 |
| ·研究现状 | 第9-11页 |
| ·本论文研究的主要工作 | 第11-12页 |
| ·论文结构 | 第12-13页 |
| 第二章 层次化片上路由结构设计 | 第13-22页 |
| ·NoC片上网络 | 第13-15页 |
| ·MLR层次化设计 | 第15-19页 |
| ·MLR的拓扑结构 | 第15-18页 |
| ·路由器结构设计 | 第18-19页 |
| ·性能分析 | 第19-22页 |
| 第三章 基于NS-2的网络仿真 | 第22-37页 |
| ·NoC互连网络仿真软件对比 | 第22-23页 |
| ·NS-2介绍 | 第23-25页 |
| ·片上网络建模 | 第25-31页 |
| ·仿真及结果分析 | 第31-37页 |
| 第四章 作为IP节点的处理器设计 | 第37-56页 |
| ·硬件平台设计思想 | 第37页 |
| ·处理器设计 | 第37-51页 |
| ·指令集 | 第37-40页 |
| ·流水线结构设计 | 第40-42页 |
| ·数据通路设计 | 第42-50页 |
| ·控制模块设计 | 第50-51页 |
| ·处理器仿真 | 第51-54页 |
| ·FPGA验证 | 第54-56页 |
| 第五章 路由器设计 | 第56-64页 |
| ·路由器微结构设计 | 第56-60页 |
| ·输入模块 | 第57-58页 |
| ·仲裁模块(arbiter) | 第58-59页 |
| ·路由算法 | 第59-60页 |
| ·路由器仿真 | 第60-61页 |
| ·FPGA验证 | 第61-62页 |
| ·DC综合结果 | 第62-64页 |
| 第六章 系统仿真和验证 | 第64-67页 |
| ·系统仿真 | 第64-65页 |
| ·FPGA验证 | 第65-67页 |
| 第七章 总结与展望 | 第67-69页 |
| ·工作总结 | 第67页 |
| ·下一步工作展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 攻读硕士期间发表的文章 | 第73页 |
| 攻读硕士期间申请的专利 | 第73-74页 |
| 致谢 | 第74-75页 |
