抗辐射容错计算机的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题背景 | 第9-11页 |
| 1.1.1 课题来源 | 第9页 |
| 1.1.2 辐射及影响 | 第9-11页 |
| 1.2 计算机抗辐射技术研究现状 | 第11-12页 |
| 1.3 本文主要研究内容 | 第12-13页 |
| 1.4 本文组织结构 | 第13-14页 |
| 第2章 抗辐射容错计算机整体方案设计 | 第14-27页 |
| 2.1 引言 | 第14页 |
| 2.2 容错技术 | 第14-17页 |
| 2.2.1 冗余分类 | 第14-15页 |
| 2.2.2 硬件冗余 | 第15-16页 |
| 2.2.3 故障检测 | 第16-17页 |
| 2.3 抗辐射容错计算机整体设计 | 第17-25页 |
| 2.3.1 整体设计 | 第18-19页 |
| 2.3.2 系统工作流程 | 第19-20页 |
| 2.3.3 工作软件设计 | 第20-22页 |
| 2.3.4 容错管理系统的设计 | 第22-25页 |
| 2.3.5 供电模块设计 | 第25页 |
| 2.4 本章小结 | 第25-27页 |
| 第3章 原理样机详细设计与实现 | 第27-45页 |
| 3.1 引言 | 第27页 |
| 3.2 主机板逻辑的详细设计与实现 | 第27-38页 |
| 3.2.1 容错管理模块 DetectorA | 第28-33页 |
| 3.2.2 故障检测子模块 | 第33-34页 |
| 3.2.3 故障处理子模块 | 第34-35页 |
| 3.2.4 复位计时子模块 | 第35-36页 |
| 3.2.5 容错管理模块 DetectorB | 第36-38页 |
| 3.3 公共板逻辑详细设计与实现 | 第38-40页 |
| 3.4 硬件电路设计与实现 | 第40-43页 |
| 3.4.1 公共板电路设计 | 第41-43页 |
| 3.4.2 主机板电路设计 | 第43页 |
| 3.5 本章小结 | 第43-45页 |
| 第4章 抗辐射容错计算机系统功能验证 | 第45-60页 |
| 4.1 引言 | 第45页 |
| 4.2 植入式故障注入系统设计与实现 | 第45-55页 |
| 4.2.1 控制软件设计 | 第46-49页 |
| 4.2.2 注入器 CPLD 逻辑设计 | 第49-55页 |
| 4.3 抗辐射容错计算机容错功能验证 | 第55-59页 |
| 4.3.1 信号故障注入 | 第56-58页 |
| 4.3.2 计数器故障注入 | 第58-59页 |
| 4.3.3 实验结果总结 | 第59页 |
| 4.4 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及其他成果 | 第65-67页 |
| 致谢 | 第67页 |
