在FPGA上构建SOA架构并实现AVS编码器
| 摘要 | 第3-5页 |
| ABSTRACT | 第5-7页 |
| 第一章 绪论 | 第11-21页 |
| 1.1 引言 | 第11页 |
| 1.2 国内外现状 | 第11-12页 |
| 1.3 AVS标准 | 第12-15页 |
| 1.3.1 帧内预测 | 第13页 |
| 1.3.2 帧间预测 | 第13-14页 |
| 1.3.3 整数变换量化 | 第14页 |
| 1.3.4 熵编码 | 第14页 |
| 1.3.5 环路滤波 | 第14-15页 |
| 1.4 软硬件平台 | 第15-18页 |
| 1.4.1 FPGA技术 | 第15-17页 |
| 1.4.2 软件平台 | 第17页 |
| 1.4.3 硬件平台 | 第17-18页 |
| 1.5 SOA三层架构 | 第18-19页 |
| 1.6 本文的主要工作以及组织结构 | 第19-21页 |
| 第二章 总线架构 | 第21-35页 |
| 2.1 片内只写总线BoW | 第21-23页 |
| 2.2 定序器 | 第23-26页 |
| 2.3 原子构件 | 第26-27页 |
| 2.4 消息传递机制 | 第27-30页 |
| 2.4.1 统一节点接口访问协议(UNIAP) | 第28-29页 |
| 2.4.2 统一构件访问协议(UCAP) | 第29-30页 |
| 2.4.3 资源相关访问协议 | 第30页 |
| 2.5 AVS编码器的原子构件及接口消息 | 第30-35页 |
| 2.5.1 预测变换原子构件 | 第31-32页 |
| 2.5.2 编码原子构件 | 第32-33页 |
| 2.5.3 图像采集原子构件 | 第33页 |
| 2.5.4 码流拼接原子构件 | 第33-35页 |
| 第三章 原子构件关键算法及实现 | 第35-69页 |
| 3.1 预测变换原子构件的关键算法 | 第35-49页 |
| 3.1.1 帧内预测 | 第35-42页 |
| 3.1.2 残差/重构 | 第42-44页 |
| 3.1.3 DCT/IDCT变换 | 第44-46页 |
| 3.1.4 量化/反量化 | 第46-49页 |
| 3.2 编码原子构件的关键算法 | 第49-69页 |
| 3.2.1 头信息编码 | 第51-55页 |
| 3.2.2 宏块信息编码 | 第55-69页 |
| 第四章 AVS编码器的实现方案 | 第69-79页 |
| 4.1 AVS编码器的状态机实现 | 第69-72页 |
| 4.1.1 整体设计 | 第69-71页 |
| 4.1.2 数据采集与交换 | 第71-72页 |
| 4.2 AVS编码器的定序器实现 | 第72-75页 |
| 4.2.1 整体设计 | 第72-73页 |
| 4.2.2 语义流程 | 第73-75页 |
| 4.3 两种设计方案比较 | 第75-79页 |
| 第五章 综合仿真验证 | 第79-89页 |
| 5.1 AVS编码应用指令集 | 第79-80页 |
| 5.1.1 定序器控制指令集 | 第79-80页 |
| 5.1.2 AVS运算指令集 | 第80页 |
| 5.2 仿真定序器指令 | 第80-83页 |
| 5.3 仿真预测变换原子构件 | 第83-84页 |
| 5.4 仿真编码原子构件 | 第84-85页 |
| 5.5 综合仿真 | 第85-86页 |
| 5.6 编码方案验证 | 第86-89页 |
| 5.6.1 以太网 | 第86-87页 |
| 5.6.2 解码显示 | 第87-89页 |
| 第六章 总结与展望 | 第89-91页 |
| 6.1 课题总结 | 第89页 |
| 6.2 后续工作展望 | 第89-91页 |
| 参考文献 | 第91-95页 |
| 致谢 | 第95-97页 |
| 攻读研究生期间发表过的论文 | 第97页 |
