高速网络的跨包正则表达式匹配技术研究
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 目录 | 第8-10页 |
| 图目录 | 第10-12页 |
| 表目录 | 第12-13页 |
| 第一章 绪论 | 第13-27页 |
| 1.1 课题研究背景和意义 | 第13-15页 |
| 1.2 理论基础 | 第15-19页 |
| 1.2.1 正则表达式理论基础 | 第15-17页 |
| 1.2.2 流管理技术基础 | 第17-19页 |
| 1.3 问题的提出 | 第19-21页 |
| 1.4 相关研究 | 第21-23页 |
| 1.4.1 存储压缩相关研究 | 第21-22页 |
| 1.4.2 匹配速率相关研究 | 第22页 |
| 1.4.3 流管理相关技术研究 | 第22-23页 |
| 1.5 本文工作 | 第23-24页 |
| 1.6 本文的结构和安排 | 第24-27页 |
| 第二章 多步逻辑型状态机 | 第27-41页 |
| 2.1 引言 | 第27页 |
| 2.2 多步逻辑状态机 | 第27-36页 |
| 2.2.1 模式串切割 | 第27-31页 |
| 2.2.2 不确定性消除算法 | 第31-33页 |
| 2.2.3 硬件映射 | 第33-34页 |
| 2.2.4 状态转移表压缩 | 第34-35页 |
| 2.2.5 多步化处理 | 第35-36页 |
| 2.3 实验仿真与性能分析 | 第36-40页 |
| 2.3.1 匹配速率 | 第36-38页 |
| 2.3.2 内存使用 | 第38-39页 |
| 2.3.3 预处理时间 | 第39-40页 |
| 2.3.4 误判分析 | 第40页 |
| 2.4 结论 | 第40-41页 |
| 第三章 基于单向并行多链表的流管理 | 第41-51页 |
| 3.1 流管理概述 | 第41页 |
| 3.2 模型建立 | 第41-43页 |
| 3.3 连续读写法 | 第43-44页 |
| 3.4 单向并行多链表法 | 第44-46页 |
| 3.5 性能分析及仿真 | 第46-49页 |
| 3.5.1 基本包触发操作分析 | 第46页 |
| 3.5.2 删除不活动超时流操作分析 | 第46-47页 |
| 3.5.3 性能比较 | 第47页 |
| 3.5.4 仿真验证 | 第47-49页 |
| 3.6 结论 | 第49-51页 |
| 第四章 跨包正则表达式匹配子系统 | 第51-61页 |
| 4.1 系统概述 | 第51-52页 |
| 4.2 预处理模块 | 第52-54页 |
| 4.3 正则表达式匹配模块 | 第54-56页 |
| 4.4 流管理模块 | 第56-59页 |
| 4.4.1 表项设计 | 第57页 |
| 4.4.2 基本包触发操作 | 第57-58页 |
| 4.4.3 链表维护单元 | 第58-59页 |
| 4.5 结论 | 第59-61页 |
| 第五章 结束语 | 第61-63页 |
| 5.1 全文总结 | 第61页 |
| 5.2 展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 作者简历 | 第69页 |
