| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 一维像识别 | 第10-11页 |
| 1.2.2 一维像识别的硬件实现 | 第11-12页 |
| 1.3 FPGA技术概要 | 第12-13页 |
| 1.4 论文安排及主要研究内容 | 第13-14页 |
| 第二章 基于最优投影平面的目标识别算法分析 | 第14-21页 |
| 2.1 一维距离像的特点与数据的预处理 | 第14-15页 |
| 2.2 最优投影平面 | 第15-16页 |
| 2.3 基于最优投影平面的两类目标识别方法 | 第16-17页 |
| 2.4 基于最优投影平面的多类目标识别方法 | 第17-18页 |
| 2.5 最优投影平面算法仿真实验 | 第18-20页 |
| 2.6 本章小结 | 第20-21页 |
| 第三章 基本浮点运算单元的FPGA设计与实现 | 第21-38页 |
| 3.1 FPGA芯片介绍 | 第21-22页 |
| 3.2 IEEE-754标准单精度浮点数 | 第22-23页 |
| 3.3 浮点数加法器的FPGA设计方法 | 第23-26页 |
| 3.3.1 设计方法说明 | 第23-25页 |
| 3.3.2 浮点数加法器模块仿真 | 第25-26页 |
| 3.4 浮点数减法器的FPGA设计方法 | 第26-27页 |
| 3.4.1 浮点数减法器模块仿真 | 第26-27页 |
| 3.5 浮点数乘法器的FPGA设计 | 第27-29页 |
| 3.5.1 设计方法说明 | 第27-28页 |
| 3.5.2 浮点数乘法器模块仿真 | 第28-29页 |
| 3.6 浮点数除法器的FPGA设计方法 | 第29-33页 |
| 3.6.1 设计方法说明 | 第29-31页 |
| 3.6.2 Goldschmid算法理论分析与定点数除法器设计方法说明 | 第31-32页 |
| 3.6.3 浮点数除法器模块仿真 | 第32-33页 |
| 3.7 浮点数开方器的FPGA设计方法 | 第33-36页 |
| 3.7.1 泰勒逼近求平方根理论分析 | 第34页 |
| 3.7.2 设计方法说明 | 第34-35页 |
| 3.7.3 浮点数开方器模块仿真 | 第35-36页 |
| 3.8 本章小结 | 第36-38页 |
| 第四章 特征提取与建库的FPGA设计研究 | 第38-72页 |
| 4.1 最优投影平面方法特征提取与建库的硬件设计分析 | 第38-41页 |
| 4.1.1 类内散布矩阵计算的FPGA设计实现分析 | 第38-39页 |
| 4.1.2 最优投影平面与库模板矢量计算的FPGA设计实现分析 | 第39-41页 |
| 4.1.3 基于FPGA的算法实现任务分析 | 第41页 |
| 4.2 浮点数矩阵乘法器的FPGA设计与研究 | 第41-53页 |
| 4.2.1 浮点数累加器的FPGA设计方法 | 第41-45页 |
| 4.2.2 浮点数向量点乘器的FPGA设计方法 | 第45-47页 |
| 4.2.3 浮点数矩阵乘法器的FPGA设计方法 | 第47-52页 |
| 4.2.4 高阶浮点数矩阵乘法器的FPGA设计方法讨论 | 第52-53页 |
| 4.3 FPGA浮点数矩阵求逆的设计与研究 | 第53-71页 |
| 4.3.1 基于分块矩阵迭代的矩阵求逆设计方法 | 第53-58页 |
| 4.3.2 基于矩阵分解的矩阵求逆设计方法 | 第58-65页 |
| 4.3.3 基于分块矩阵的LU分解的矩阵求逆设计方法 | 第65-71页 |
| 4.4 本章小结 | 第71-72页 |
| 第五章 目标实时识别的FPGA实现 | 第72-81页 |
| 5.1 目标识别系统架构 | 第72-75页 |
| 5.1.1 待识别目标一维像投影 | 第72-74页 |
| 5.1.2 分类判决电路设计 | 第74-75页 |
| 5.2 目标识别系统仿真 | 第75-80页 |
| 5.2.1 Matlab仿真实验 | 第76-78页 |
| 5.2.2 Modelsim仿真实验 | 第78-80页 |
| 5.3 本章小节 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 全文工作总结 | 第81-82页 |
| 6.2 后续工作展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
