| 摘要 | 第10-13页 |
| Abstract | 第13-16页 |
| 第一章 绪论 | 第17-33页 |
| 1.1 研究背景 | 第17-21页 |
| 1.1.1 可重构计算的优势 | 第17-19页 |
| 1.1.2 粗粒度可重构阵列的提出 | 第19-20页 |
| 1.1.3 粗粒度可重构阵列面临的挑战 | 第20-21页 |
| 1.2 相关研究工作 | 第21-27页 |
| 1.2.1 粗粒度可重构阵列的体系结构 | 第21-23页 |
| 1.2.2 粗粒度可重构阵列的映射算法 | 第23-26页 |
| 1.2.3 面向特定应用的处理器设计方法 | 第26-27页 |
| 1.3 本文的主要工作 | 第27-30页 |
| 1.3.1 主要研究内容 | 第28页 |
| 1.3.2 主要创新点 | 第28-30页 |
| 1.4 论文结构 | 第30-33页 |
| 第二章 新型粗粒度可重构阵列体系结构研究 | 第33-47页 |
| 2.1 引言 | 第33页 |
| 2.2 CGRA的缺陷和不足 | 第33-37页 |
| 2.2.1 硬件资源及其利用率 | 第33-35页 |
| 2.2.2 路由问题 | 第35-37页 |
| 2.3 分簇的CGRA体系结构 | 第37-41页 |
| 2.3.1 总体结构 | 第37-38页 |
| 2.3.2 GPE结构 | 第38页 |
| 2.3.3 SPE结构 | 第38-40页 |
| 2.3.4 分簇CGRA结构的设计空间探索 | 第40-41页 |
| 2.4 实验与结论 | 第41-45页 |
| 2.4.1 实验方法与过程 | 第41-42页 |
| 2.4.2 非簇结构与分簇结构的CGRA实现结果与分析 | 第42-44页 |
| 2.4.3 CGRA结构空间设计探索结果与分析 | 第44-45页 |
| 2.5 本章小结 | 第45-47页 |
| 第三章 面向特定应用的可重构阵列设计方法 | 第47-63页 |
| 3.1 引言 | 第47-48页 |
| 3.2 问题描述与分析 | 第48-53页 |
| 3.2.1 特定应用程序的计算模式确定 | 第48-49页 |
| 3.2.2 专用功能单元生成 | 第49-50页 |
| 3.2.3 二者之间的联系与统一 | 第50-53页 |
| 3.3 面向特定应用程序的可重构阵列设计方法 | 第53-58页 |
| 3.3.1 基本框架 | 第53-54页 |
| 3.3.2 基于蚁群优化的算法流程 | 第54-58页 |
| 3.4 实验与结果分析 | 第58-60页 |
| 3.4.1 面向特定应用的CGRA与通用CGRA的比较 | 第59页 |
| 3.4.2 不同设计方法的比较 | 第59-60页 |
| 3.5 小结 | 第60-63页 |
| 第四章 可重构阵列计算中的指令级并行 | 第63-81页 |
| 4.1 引言 | 第63页 |
| 4.2 现有指令级并行方法的局限性 | 第63-67页 |
| 4.2.1 VLIW中开发指令级并行的方法及其应用到CGRA上的问题 | 第63-65页 |
| 4.2.2 CGRA中现有指令级并行映射的方法及其局限 | 第65-67页 |
| 4.3 采用蚁群优化算法的映射方法 | 第67-75页 |
| 4.3.1 问题描述 | 第67-69页 |
| 4.3.2 算法的实现 | 第69-72页 |
| 4.3.3 分簇CGRA上的算法优化 | 第72-75页 |
| 4.4 实验结果与分析 | 第75-79页 |
| 4.4.1 ACO映射算法与ILP | 第75-77页 |
| 4.4.2 ACO算法与其他算法的比较 | 第77-78页 |
| 4.4.3 优化后的ACO映射算法在分簇CGRA上的优化比较 | 第78-79页 |
| 4.5 小结 | 第79-81页 |
| 第五章 可重构阵列计算中的循环级并行 | 第81-99页 |
| 5.1 引言 | 第81页 |
| 5.2 CGRA中循环级并行问题的现有方法及其局限 | 第81-85页 |
| 5.2.1 循环级并行问题的描述 | 第81-84页 |
| 5.2.2 现有方法的局限 | 第84-85页 |
| 5.3 基于遗传算法的模调度 | 第85-90页 |
| 5.3.1 算法框架 | 第85-86页 |
| 5.3.2 代价计算和路由问题的解决 | 第86-90页 |
| 5.4 分簇CGRA上的模调度 | 第90-94页 |
| 5.5 实验与结果分析 | 第94-97页 |
| 5.5.1 采用Steiner树路由的遗传算法与其他算法比较 | 第95页 |
| 5.5.2 分簇结构上的模调度比较 | 第95-97页 |
| 5.6 小结 | 第97-99页 |
| 第六章 可重构加速部件研究与实现 | 第99-115页 |
| 6.1 引言 | 第99页 |
| 6.2 可配置Turbo乘积码解码器研究与实现 | 第99-109页 |
| 6.2.1 Turbo乘积码及其解码算法 | 第99-104页 |
| 6.2.2 Turbo乘积码译码器的结构 | 第104-107页 |
| 6.2.3 Turbo乘积码译码器实现结果与比较 | 第107-109页 |
| 6.3 可重构FFT和Viterbi解码器研究与实现 | 第109-114页 |
| 6.3.1 FFT和Viterbi算法的共性分析 | 第109-111页 |
| 6.3.2 可重构FFT和Viterbi加速部件结构 | 第111-113页 |
| 6.3.3 可重构FFT和Viterbi加速部件的实现结果与比较 | 第113-114页 |
| 6.4 小结 | 第114-115页 |
| 第七章 结束语 | 第115-119页 |
| 7.1 论文工作总结 | 第115-117页 |
| 7.2 课题研究展望 | 第117-119页 |
| 致谢 | 第119-121页 |
| 参考文献 | 第121-135页 |
| 作者在学期间取得的学术成果 | 第135-136页 |
