| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 1 绪论 | 第15-18页 |
| 1.1 课题背景 | 第15-16页 |
| 1.1.1 LDPC 码的发展 | 第15页 |
| 1.1.2 LDPC 码的应用 | 第15-16页 |
| 1.1.3 低功耗技术 | 第16页 |
| 1.2 研究意义 | 第16-17页 |
| 1.3 本文主要的研究内容 | 第17-18页 |
| 2 LDPC 码及译码算法介绍 | 第18-38页 |
| 2.1 LDPC 码的表示方法 | 第18-20页 |
| 2.1.1 矩阵表示方法 | 第18-19页 |
| 2.1.2 Tanner 图表示方法 | 第19-20页 |
| 2.2 正则与非正则LDPC 码 | 第20-21页 |
| 2.3 二元域与多元域的LDPC 码 | 第21页 |
| 2.4 LDPC 码的最小码重分布 | 第21-22页 |
| 2.5 面向硬件实现的LDPC 码 | 第22-23页 |
| 2.5.1 准循环LDPC 码（Quasi-Cyclic LDPC） | 第22页 |
| 2.5.2 IPP(Irregular Partitioned Permutation) LDPC 码 | 第22-23页 |
| 2.6 LDPC 码的译码和性能分析 | 第23-24页 |
| 2.7 LDPC 译码算法原理 | 第24-26页 |
| 2.7.1 硬判决算法 | 第24-25页 |
| 2.7.2 软判决算法 | 第25-26页 |
| 2.8 消息传递算法 | 第26-31页 |
| 2.8.1 概率域消息传递算法 | 第26-29页 |
| 2.8.2 对数域消息传递算法 | 第29-31页 |
| 2.9 改进的消息传递算法 | 第31-34页 |
| 2.9.1 行消息传递算法 | 第31-32页 |
| 2.9.2 列消息传递算法 | 第32页 |
| 2.9.3 行列消息传递算法 | 第32-33页 |
| 2.9.4 三种改进算法的性能比较 | 第33-34页 |
| 2.10 校验节点传递给比特节点信息的计算方法 | 第34-38页 |
| 2.10.1 查表法 | 第34-35页 |
| 2.10.2 BP-based 算法（最小和算法） | 第35页 |
| 2.10.3 Offset BP-based 算法 | 第35页 |
| 2.10.4 Normalized BP-based 算法 | 第35-36页 |
| 2.10.5 Mansour 算法 | 第36-38页 |
| 3 LDPC 解码器的功耗评估方法 | 第38-52页 |
| 3.1 CMOS 集成电路功耗的组成 | 第38-41页 |
| 3.1.1 动态切换功耗 | 第39-40页 |
| 3.1.2 短路电流功耗 | 第40页 |
| 3.1.3 漏电流功耗 | 第40-41页 |
| 3.2 功耗分析和估计方法 | 第41-47页 |
| 3.2.1 基于仿真的方法 | 第42-43页 |
| 3.2.2 非仿真的方法 | 第43页 |
| 3.2.3 延迟模型的选择 | 第43-44页 |
| 3.2.4 层次化分析方法 | 第44-47页 |
| 3.3 LDPC 解码算法的蒙特卡罗仿真 | 第47-48页 |
| 3.3.1 蒙特卡罗仿真 | 第47页 |
| 3.3.2 LDPC 码的误码率和误帧率 | 第47-48页 |
| 3.3.3 定点化的LDPC 解码算法仿真 | 第48页 |
| 3.4 门级功耗的分析方法 | 第48-49页 |
| 3.4.1 芯片功耗的组成 | 第48-49页 |
| 3.4.2 用Power Compiler 进行功耗分析 | 第49页 |
| 3.5 基于蒙特卡罗仿真的LDPC 解码器功耗分析 | 第49-52页 |
| 3.5.1 LDPC 解码器的功耗组成 | 第49-50页 |
| 3.5.2 LDPC 解码器的功耗分析 | 第50-52页 |
| 4 低功耗LDPC 解码器的设计 | 第52-79页 |
| 4.1 矩阵介绍 | 第52-53页 |
| 4.2 实验环境的搭建 | 第53-58页 |
| 4.2.1 浮点定点仿真环境 | 第53-56页 |
| 4.2.2 RTL 开发仿真环境 | 第56-57页 |
| 4.2.3 功耗分析环境 | 第57-58页 |
| 4.3 基本的解码器结构设计 | 第58-62页 |
| 4.3.1 全并行结构 | 第58-60页 |
| 4.3.2 部分并行结构 | 第60-62页 |
| 4.3.3 串行解码器 | 第62页 |
| 4.4 低功耗集成电路设计 | 第62-65页 |
| 4.4.1 系统级 | 第63-65页 |
| 4.4.2 算法级 | 第65页 |
| 4.4.3 结构级 | 第65页 |
| 4.5 解码器结构的实现 | 第65-76页 |
| 4.5.1 SMP 算法的部分并行结构实现 | 第66-67页 |
| 4.5.2 改进的SMP 算法的部分并行结构实现 | 第67-72页 |
| 4.5.3 加入门控时钟的改进SMP 算法的部分并行结构实现 | 第72-75页 |
| 4.5.4 RMP 算法的部分并行结构实现 | 第75-76页 |
| 4.6 实验结果 | 第76-79页 |
| 5 全文总结 | 第79-80页 |
| 参考文献 | 第80-85页 |
| 致谢 | 第85-86页 |
| 攻读学位期间发表的论文 | 第86页 |
