| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10页 |
| 1.2 研究现状 | 第10-11页 |
| 1.3 研究内容及难点 | 第11-12页 |
| 1.4 本文主要工作及组织结构 | 第12-14页 |
| 1.4.1 本文主要工作 | 第12-13页 |
| 1.4.2 本文组织结构 | 第13-14页 |
| 2 多核体系结构设计研究概述 | 第14-26页 |
| 2.1 单核结构设计 | 第14页 |
| 2.2 多核组织结构设计 | 第14-16页 |
| 2.3 同构多核与异构多核架构特性 | 第16-19页 |
| 2.3.1 同构多核处理器 | 第16-17页 |
| 2.3.2 异构多核处理器 | 第17-19页 |
| 2.4 核间互联及存储方式 | 第19-22页 |
| 2.4.1 片上互联结构 | 第19-20页 |
| 2.4.2 总线共享存储简介 | 第20-21页 |
| 2.4.3 异构多核片上通信 | 第21-22页 |
| 2.5 多核仿真平台的发展 | 第22-25页 |
| 2.5.1 SimpleScalar 仿真平台 | 第22-23页 |
| 2.5.2 SocLib 仿真平台 | 第23-25页 |
| 2.6 本章小节 | 第25-26页 |
| 3 异构多核结构设计 | 第26-40页 |
| 3.1 异构结构的需求 | 第26页 |
| 3.2 异构结构深入分析 | 第26-28页 |
| 3.2.1 不同角度看异构结构 | 第26-27页 |
| 3.2.2 异构的指令集本质 | 第27页 |
| 3.2.3 设计方案需求分析 | 第27-28页 |
| 3.3 异构多核结构 | 第28-32页 |
| 3.3.1 整体方案 | 第28-29页 |
| 3.3.2 指令集关系 | 第29-30页 |
| 3.3.3 片上缓存 | 第30-31页 |
| 3.3.4 核间互联及存储方式 | 第31-32页 |
| 3.4 异构方案工作方式 | 第32-34页 |
| 3.4.1 系统运行方式简述 | 第32页 |
| 3.4.2 系统运行流程示例 | 第32-34页 |
| 3.4.3 工作方式深入讨论 | 第34页 |
| 3.5 核间通信模型 | 第34-38页 |
| 3.5.1 Master Core 与Supporting Core 通信 | 第36-37页 |
| 3.5.2 Supporting Cores 之间通信 | 第37-38页 |
| 3.6 本章小结 | 第38-40页 |
| 4 异构方案实现 | 第40-61页 |
| 4.1 Tensilica 仿真平台 | 第40-45页 |
| 4.1.1 Xtensa 处理器 | 第40-41页 |
| 4.1.2 Tensilica 工具集 | 第41-42页 |
| 4.1.3 扩展指令集（TIE –Tensilica Instruction Extension） | 第42-45页 |
| 4.2 操作系统 | 第45-47页 |
| 4.2.1 Mutek 简述 | 第45-46页 |
| 4.2.2 Mutek 结构分析及移植 | 第46-47页 |
| 4.3 多线程应用程序 | 第47-50页 |
| 4.3.1 Motion JPEG 概述 | 第47-48页 |
| 4.3.2 Motion JPEG 解码模块分析 | 第48-50页 |
| 4.4 异构多核系统实现 | 第50-60页 |
| 4.4.1 配置基础Xtensa 处理器 | 第50-51页 |
| 4.4.2 Xtensa 处理器TIE 扩展优化 | 第51-52页 |
| 4.4.3 Xtensa 处理器扩展及Motion JPEG 线程优化 | 第52-58页 |
| 4.4.4 整体系统搭建 | 第58-60页 |
| 4.5 本章小节 | 第60-61页 |
| 5 异构方案试验验证 | 第61-65页 |
| 5.1 单核结构与三核结构的比较 | 第61-63页 |
| 5.2 双核结构与三核结构的比较 | 第63-64页 |
| 5.3 本章小节 | 第64-65页 |
| 6 总结与展望 | 第65-67页 |
| 6.1 总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 附录 | 第71-73页 |
