| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外发展现状 | 第9-11页 |
| 1.2.1 高速数据采集研究现状 | 第9-10页 |
| 1.2.2 PXI Express 总线发展现状 | 第10-11页 |
| 1.3 主要研究内容 | 第11-12页 |
| 第2章 设计方案 | 第12-18页 |
| 2.1 技术指标 | 第12页 |
| 2.2 需求分析 | 第12-14页 |
| 2.3 硬件总体方案 | 第14-15页 |
| 2.4 基于 CADENCE FSP 的硬件电路开发流程 | 第15-16页 |
| 2.5 基于 QSYS 的逻辑开发流程 | 第16-17页 |
| 2.6 本章小结 | 第17-18页 |
| 第3章 硬件电路设计 | 第18-32页 |
| 3.1 主控制器选型 | 第18-19页 |
| 3.2 前端通道设计 | 第19-25页 |
| 3.2.1 信号调理电路设计 | 第19-23页 |
| 3.2.2 触发电路设计 | 第23页 |
| 3.2.3 ADC 采样电路设计 | 第23-24页 |
| 3.2.4 采样时钟电路设计 | 第24-25页 |
| 3.3 DDR2 存储器电路设计 | 第25-27页 |
| 3.4 PXI EXPRESS 接口电路设计 | 第27-29页 |
| 3.4.1 PCI Express 通讯接口设计 | 第27-28页 |
| 3.4.2 辅助电路设计 | 第28-29页 |
| 3.5 FPGA 控制器电路设计 | 第29-31页 |
| 3.6 本章小结 | 第31-32页 |
| 第4章 逻辑与软件设计 | 第32-48页 |
| 4.1 FPGA 逻辑设计 | 第32-44页 |
| 4.1.1 数据采样 IP 核设计 | 第33-34页 |
| 4.1.2 通用数据压缩 IP 核设计 | 第34-42页 |
| 4.1.3 模拟电路控制子系统设计 | 第42-43页 |
| 4.1.4 PXI Express 接口子系统设计 | 第43-44页 |
| 4.2 软件设计 | 第44-47页 |
| 4.2.1 底层驱动描述 | 第44-46页 |
| 4.2.2 用户界面设计 | 第46页 |
| 4.2.3 软件运行流程 | 第46-47页 |
| 4.3 本章小结 | 第47-48页 |
| 第5章 模块硬件测试与性能测试分析 | 第48-59页 |
| 5.1 模块功能测试 | 第48-54页 |
| 5.1.1 数据采集功能测试 | 第48-49页 |
| 5.1.2 压缩采样测试 | 第49-51页 |
| 5.1.3 模拟通道功能测试 | 第51-53页 |
| 5.1.4 模拟带宽测试 | 第53-54页 |
| 5.2 模块动态指标测试 | 第54-58页 |
| 5.2.1 SINAD 与 SNR 测试 | 第54-56页 |
| 5.2.2 THD 与 SFDR 测试 | 第56-57页 |
| 5.2.3 ENOB 测试 | 第57-58页 |
| 5.3 DMA 上行数据速率测试 | 第58页 |
| 5.4 本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64页 |