多进制LDPC随机译码算法研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-14页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.3 本文主要研究内容与结构安排 | 第12-14页 |
| 2 LDPC码的编解码算法 | 第14-29页 |
| 2.1 多进制LDPC码基本概念 | 第14-16页 |
| 2.2 多进制LDPC码编码 | 第16-18页 |
| 2.3 多进制LDPC码的和积译码算法 | 第18-21页 |
| 2.4 PEG矩阵构造算法 | 第21-27页 |
| 2.5 性能仿真与分析 | 第27-28页 |
| 2.6 本章小结 | 第28-29页 |
| 3 多进制LDPC随机译码算法 | 第29-41页 |
| 3.1 随机计算思想及常见运算单元 | 第29-33页 |
| 3.2 多进制LDPC随机译码算法 | 第33-39页 |
| 3.3 性能仿真与分析 | 第39-40页 |
| 3.4 本章小结 | 第40-41页 |
| 4 多进制LDPC随机译码算法性能优化 | 第41-68页 |
| 4.1 锁存问题 | 第41-42页 |
| 4.2 算法改进 | 第42-53页 |
| 4.3 变量节点更新单元实现 | 第53-56页 |
| 4.4 性能仿真及分析 | 第56-67页 |
| 4.5 本章小结 | 第67-68页 |
| 5 总结与展望 | 第68-70页 |
| 5.1 论文总结 | 第68页 |
| 5.2 工作展望 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |