| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-22页 |
| 1.1 连续波雷达体制简述和基本特点 | 第14-18页 |
| 1.1.1 连续波体制雷达概述 | 第14-15页 |
| 1.1.2 线性调频连续波雷达一些特点 | 第15-18页 |
| 1.2 国内外研究与发展动态 | 第18-19页 |
| 1.3 本文的研究背景和工作安排 | 第19-20页 |
| 1.4 本章小结 | 第20-22页 |
| 第二章 锯齿形线性调频连续波雷达的工作原理及信号分析 | 第22-30页 |
| 2.1 锯齿形LFMCW雷达工作原理 | 第22-23页 |
| 2.2 锯齿形LFMCW差拍信号分析 | 第23-24页 |
| 2.3 单周期锯齿形LFMCW信号分析 | 第24-26页 |
| 2.4 多个周期锯齿形LFMCW信号的详细分析 | 第26-28页 |
| 2.5 本章小结 | 第28-30页 |
| 第三章 雷达信号处理系统的硬件设计 | 第30-50页 |
| 3.0 雷达信号处理系统结构设计 | 第30-32页 |
| 3.1 数据采集模块的设计 | 第32-36页 |
| 3.1.1 ADC芯片型号选择 | 第33页 |
| 3.1.2 ADC信号调理电路设计 | 第33-34页 |
| 3.1.3 ADC差分时钟电路设计 | 第34-35页 |
| 3.1.4 ADC电路设计 | 第35-36页 |
| 3.2 数据处理模块设计 | 第36-40页 |
| 3.2.1 系统处理器芯片介绍 | 第36页 |
| 3.2.2 FPGA芯片配置 | 第36-39页 |
| 3.2.3 DSP芯片选型 | 第39-40页 |
| 3.3 数据通信传输电路设计 | 第40-43页 |
| 3.3.1 RS-232串口通信电路设计 | 第40-41页 |
| 3.3.2 以太网口电路设计 | 第41-43页 |
| 3.4 系统外部辅助电路设计 | 第43-49页 |
| 3.4.1 电源电路设计 | 第43-45页 |
| 3.4.2 时钟电路设计 | 第45-46页 |
| 3.4.3 复位电路设计 | 第46页 |
| 3.4.4 数据存储电路设计 | 第46-48页 |
| 3.4.5 Flash接口设计 | 第48-49页 |
| 3.6 本章小结 | 第49-50页 |
| 第四章 雷达信号处理系统的软件设计 | 第50-66页 |
| 4.1 ADC芯片控制器设计 | 第50-52页 |
| 4.2 以太网通信接.设计 | 第52-63页 |
| 4.2.1 以太网系统软件流程设计 | 第52页 |
| 4.2.2 TCP通信流程 | 第52-56页 |
| 4.2.3 逻辑控制模块设计 | 第56-63页 |
| 4.3 数字下变频模块设计 | 第63-65页 |
| 4.3.1 带通信号采样定理 | 第63-64页 |
| 4.3.2 数字下变频的FPGA实现 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第五章 雷达信号处理系统部分测试结果 | 第66-70页 |
| 5.1 ADC数据采集模块测试结果 | 第66-67页 |
| 5.2 以太网通信模块测试结果 | 第67页 |
| 5.3 数字下变频模块测试结果 | 第67-69页 |
| 5.4 本章小结 | 第69-70页 |
| 第六章 结论和展望 | 第70-72页 |
| 6.1 研究结论 | 第70页 |
| 6.2 研究展望 | 第70-72页 |
| 附录A 信号处理系统实物图 | 第72-74页 |
| 附录B 信号处理系统PCB布局布线图 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |
| 1.基本情况 | 第80页 |
| 2.教育背景 | 第80页 |
| 3.攻读硕士学位期间的研究成果 | 第80-81页 |