| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 引言 | 第7-11页 |
| 1.1 课题的研究背景 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.3 论文的主要内容 | 第9-11页 |
| 第二章 FPGA I/O接口电路概述 | 第11-28页 |
| 2.1 FPGA概述 | 第11-15页 |
| 2.1.1 FPGA的基本概念 | 第11-12页 |
| 2.1.2 FPGA的体系结构 | 第12-14页 |
| 2.1.3 FPGA的现状与发展趋势 | 第14-15页 |
| 2.2 通用I/O概述 | 第15-18页 |
| 2.2.1 通用I/O的基本概念 | 第15-16页 |
| 2.2.2 ESD保护 | 第16-18页 |
| 2.3 FPGA I/O概述 | 第18-28页 |
| 2.3.1 FPGA I/O的基本概念 | 第18-19页 |
| 2.3.2 FPGA I/O的分类 | 第19-20页 |
| 2.3.3 FPGA I/O设计的几个主要难点 | 第20-28页 |
| 第三章 FPGA I/O接口电路设计 | 第28-49页 |
| 3.1 多接口标准设计 | 第28-38页 |
| 3.1.1 单端协议电路设计 | 第29-34页 |
| 3.1.2 伪差分协议电路设计 | 第34-38页 |
| 3.2 数字阻抗匹配模块设计 | 第38-43页 |
| 3.2.1 DCI概述 | 第38-41页 |
| 3.2.2 基本原理和算法 | 第41-43页 |
| 3.3 高速LVDS接口电路设计 | 第43-49页 |
| 3.3.1 预加重技术的实现 | 第44-47页 |
| 3.3.2 轨到轨差分放大器的电路设计 | 第47-49页 |
| 第四章 版图设计及测试方案设计 | 第49-56页 |
| 4.1 芯片的版图设计 | 第49-52页 |
| 4.1.1 通用I/O接口电路的版图设计 | 第49-50页 |
| 4.1.2 FPGAI/O接口电路的版图设计 | 第50-52页 |
| 4.2 芯片的测试方案 | 第52-56页 |
| 4.2.1 下载测试移位电路 | 第52-53页 |
| 4.2.2 具体测试项目和方法 | 第53-56页 |
| 第五章 FPGA I/O接口电路芯片测试 | 第56-73页 |
| 5.1 测试环境 | 第56-57页 |
| 5.2 测试结果 | 第57-73页 |
| 5.2.1 上拉、下拉和弱维持状态功能测试 | 第57页 |
| 5.2.2 输出驱动电流测试 | 第57-58页 |
| 5.2.3 单个IOB配置为输出时的瞬态特性测试 | 第58-60页 |
| 5.2.4 输入输出互相传输信号时的瞬态特性测试 | 第60-65页 |
| 5.2.5 LVDS等全差分协议的最高传输速率测试 | 第65-69页 |
| 5.2.6 LVDS配置为片上电阻模式时的功能测试 | 第69页 |
| 5.2.7 功耗测试 | 第69-71页 |
| 5.2.8 数字阻抗匹配模块的功能测试 | 第71-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 回顾与总结 | 第73-74页 |
| 6.2 未来工作展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-80页 |