基于DLL控制的高精度时间数字转换器设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题背景与意义 | 第9-10页 |
| 1.2 国内外研究现状及发展趋势 | 第10-12页 |
| 1.2.1 国内外研究现状 | 第10-12页 |
| 1.2.2 发展趋势 | 第12页 |
| 1.3 研究内容与设计指标 | 第12-13页 |
| 1.3.1 研究内容 | 第12-13页 |
| 1.3.2 设计指标 | 第13页 |
| 1.4 论文组织结构 | 第13-15页 |
| 第二章 数字式TDC基础 | 第15-27页 |
| 2.1 数字式TDC时间量化原理 | 第15-16页 |
| 2.2 TDC性能表征 | 第16-20页 |
| 2.2.1 本征特性 | 第16页 |
| 2.2.2 非本征特性 | 第16-18页 |
| 2.2.3 TDC性能制约关系 | 第18-20页 |
| 2.3 数字式TDC典型结构 | 第20-25页 |
| 2.3.1 时钟周期计数器型TDC | 第20-21页 |
| 2.3.2 周期分辨型TDC | 第21-23页 |
| 2.3.3 延迟时间超细分辨型TDC | 第23-24页 |
| 2.3.4 各类TDC比较 | 第24-25页 |
| 2.4 本章小结 | 第25-27页 |
| 第三章 基于DLL控制的多段式阵列型TDC设计 | 第27-45页 |
| 3.1 阵列型分段式TDC的计数原理及制约因素 | 第27-29页 |
| 3.2 阵列型多段式TDC架构 | 第29-33页 |
| 3.2.1 两段式TDC系统架构 | 第29-30页 |
| 3.2.2 多段式TDC系统架构 | 第30-33页 |
| 3.3 高位两段式计数型TDC电路设计 | 第33-36页 |
| 3.3.1 TDC电路的设计 | 第33-35页 |
| 3.3.2 高位两段式TDC前仿验证 | 第35-36页 |
| 3.4 中段TDC电路设计 | 第36-41页 |
| 3.4.1 差分延迟单元 | 第36-38页 |
| 3.4.2 DLL-OSC多相时钟设计 | 第38-39页 |
| 3.4.3 中段时钟周期细分辨TDC电路仿真 | 第39-41页 |
| 3.5 低段TDC电路设计 | 第41-44页 |
| 3.5.1 Dual-DLL电路设计 | 第41-42页 |
| 3.5.2 TDC电路设计 | 第42-43页 |
| 3.5.3 电路前仿验证 | 第43-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第四章 TDC的版图设计及仿真 | 第45-55页 |
| 4.1 TDC版图整体布局 | 第45页 |
| 4.2 各模块及整体版图设计 | 第45-50页 |
| 4.3 前仿结果分析 | 第50-51页 |
| 4.4 后仿结果分析 | 第51-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 TDC芯片测试验证 | 第55-67页 |
| 5.1 测试环境与平台 | 第55-58页 |
| 5.2 计数功能测试 | 第58-61页 |
| 5.2.1 激励信号驱动 | 第58-59页 |
| 5.2.2 TDC计数功能测试 | 第59-61页 |
| 5.3 TDC性能测试及验证 | 第61-65页 |
| 5.3.1 分辨率及测试量程 | 第61-63页 |
| 5.3.2 DNL/INL测试 | 第63-64页 |
| 5.3.3 TDC单射精度测试 | 第64-65页 |
| 5.4 性能对比与结果分析 | 第65-66页 |
| 5.5 本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 6.1 总结 | 第67页 |
| 6.2 展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-75页 |
| 攻读硕士学位期间发表的论文 | 第75页 |
