| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-10页 |
| 图目录 | 第10-13页 |
| 表目录 | 第13-14页 |
| 第1章 绪论 | 第14-18页 |
| ·背景概述 | 第14-16页 |
| ·论文的主要工作 | 第16页 |
| ·论文安排 | 第16-18页 |
| 第2章 模数转换器的基本介绍 | 第18-30页 |
| ·ADC的工作原理 | 第18页 |
| ·ADC的基本描述参数 | 第18-22页 |
| ·静态参数 | 第19页 |
| ·动态参数 | 第19-22页 |
| ·常见ADC的系统架构 | 第22-28页 |
| ·并行ADC(Flash ADC) | 第22-23页 |
| ·两级比较并行ADC(Two-step ADC) | 第23页 |
| ·逐次逼近型ADC(Successive Approximation ADC,SAR ADC) | 第23-24页 |
| ·循环ADC(Cyclic/Algorithmic ADC) | 第24页 |
| ·流水线ADC(Pipelined ADC) | 第24-25页 |
| ·过采样ADC(Oversampled ADC) | 第25-28页 |
| ·ADC的转换速率和分辨率的折中关系 | 第28-30页 |
| 第3章 流水线ADC的基本介绍和数字校准技术 | 第30-62页 |
| ·流水线ADC的结构 | 第30-31页 |
| ·流水线ADC中的关键模块 | 第31-47页 |
| ·采样保持电路(Sample Hold Circuit) | 第31-33页 |
| ·MDAC电路 | 第33-36页 |
| ·子ADC电路 | 第36-37页 |
| ·运算放大器 | 第37-42页 |
| ·比较器 | 第42-47页 |
| ·流水线ADC中的非理想误差 | 第47-53页 |
| ·运放有限增益带来的误差 | 第47-48页 |
| ·运放的有限单位增益带宽带来的误差 | 第48-49页 |
| ·采样开关电路噪声带来的误差 | 第49-50页 |
| ·比较器的失调电压带来的误差 | 第50-51页 |
| ·电容失配带来的误差 | 第51-52页 |
| ·时钟抖动带来的误差 | 第52-53页 |
| ·流水线ADC中的校准(Calibration)技术 | 第53-62页 |
| ·模拟校准算法 | 第53-55页 |
| ·数字自校准 | 第55-57页 |
| ·基于后台的数字校准技术(Background digital calibration) | 第57-59页 |
| ·双ADC数字校准算法 | 第59-62页 |
| 第4章 流水线ADC的设计考虑及行为级建模 | 第62-82页 |
| ·流水线ADC的几个重要设计考虑 | 第62-64页 |
| ·运放的有限增益和单位增益带宽 | 第62-63页 |
| ·电容的失配 | 第63页 |
| ·开关热噪声,开关的电荷注入以及时钟馈通 | 第63页 |
| ·流水线级的精度要求 | 第63-64页 |
| ·流水线ADC中的优化设计技术 | 第64-69页 |
| ·电容的按比例缩减 | 第65页 |
| ·每级的分辨率选择 | 第65-67页 |
| ·流水线ADC的功耗 | 第67-69页 |
| ·流水线ADC的速度 | 第69页 |
| ·流水线ADC的Matlab建模 | 第69-82页 |
| ·采样保持电路的建模 | 第69-71页 |
| ·时钟抖动的建模 | 第71-72页 |
| ·子ADC电路和MDAC电路的建模 | 第72-75页 |
| ·流水线ADC系统的建模 | 第75-76页 |
| ·数字前台校准的建模 | 第76-78页 |
| ·行为级建模的仿真结果 | 第78-82页 |
| 第5章 一个14位100M采样的流水线ADC原型设计 | 第82-122页 |
| ·采样保持电路的设计 | 第82-93页 |
| ·采样保持电路的选择 | 第82-84页 |
| ·采样保持电路中的开关 | 第84-87页 |
| ·采样保持电路中的运放 | 第87-91页 |
| ·开关电容共模反馈电路(SC CMFB) | 第91-93页 |
| ·MDAC电路的设计 | 第93-97页 |
| ·MDAC电路中的开关 | 第94页 |
| ·MDAC电路中的运放 | 第94-96页 |
| ·子DAC电路的设计 | 第96-97页 |
| ·子ADC电路中比较器的设计 | 第97-101页 |
| ·电阻分压动态比较器 | 第97-98页 |
| ·电容式动态比较器 | 第98-99页 |
| ·差分对动态比较器 | 第99-101页 |
| ·片内时钟电路的设计 | 第101-103页 |
| ·时钟接收电路 | 第102页 |
| ·两相非交叠时钟 | 第102-103页 |
| ·时钟电路的仿真 | 第103页 |
| ·数字校正电路的设计 | 第103-105页 |
| ·数字前台校准电路的设计 | 第105-111页 |
| ·电压基准电路和偏置电路的设计 | 第111-114页 |
| ·参考电压缓冲器(Voltage Reference buffer) | 第114-119页 |
| ·采用片外电容的电压缓冲器 | 第115-116页 |
| ·无须片外电容的电压缓冲器 | 第116-119页 |
| ·数字输出驱动电路 | 第119页 |
| ·流水线ADC的版图设计 | 第119-122页 |
| 第6章 流水线ADC的测试 | 第122-130页 |
| ·流水线ADC的测试参数 | 第122-124页 |
| ·流水线ADC的测试结果 | 第124-130页 |
| 第7章 结论和将来的考虑 | 第130-131页 |
| ·结论 | 第130页 |
| ·将来的考虑 | 第130-131页 |
| 参考文献 | 第131-137页 |
| 作者简历 | 第137页 |
