| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·连续相位调制的研究背景 | 第10-11页 |
| ·国内外研究现状 | 第11-14页 |
| ·本文研究内容及章节安排 | 第14-16页 |
| 第2章 迭代系统中连续相位调制技术的研究 | 第16-31页 |
| ·连续相位调制原理 | 第16-21页 |
| ·CPM信号表达式 | 第16页 |
| ·CPM脉冲成形函数 | 第16-18页 |
| ·CPM信号的状态描述 | 第18-19页 |
| ·CPM信号的功率谱密度 | 第19-20页 |
| ·CPM信号的性能 | 第20-21页 |
| ·CPM信号的分解模型 | 第21-25页 |
| ·无记忆调制器(MM) | 第23-24页 |
| ·连续相位编码器(CPE) | 第24-25页 |
| ·基于Turbo迭代原理的LDPC-CPM系统模型 | 第25-30页 |
| ·迭代系统中CPM信号的解调 | 第26-27页 |
| ·基于Log-MAP算法的SISO模型 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 CPM调制解调器方案的确定 | 第31-39页 |
| ·CPM的频带利用率特性 | 第31-34页 |
| ·CPM的功率利用率性能 | 第34-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 系统硬件和软件的设计与实现 | 第39-51页 |
| ·系统设计原则及思路 | 第39-40页 |
| ·设计原则 | 第39页 |
| ·系统硬件总体结构 | 第39-40页 |
| ·DSP硬件设计 | 第40-45页 |
| ·DSP电源设计 | 第41-43页 |
| ·SDRAM电路设计 | 第43页 |
| ·USB电路设计 | 第43-44页 |
| ·FLASH电路设计 | 第44页 |
| ·Boatloader电路设计 | 第44-45页 |
| ·FPGA硬件设计 | 第45-46页 |
| ·FPGA电源设计 | 第45-46页 |
| ·FPGA时钟电路设计 | 第46页 |
| ·其它部分电路设计 | 第46-48页 |
| ·ADC电路设计 | 第46-47页 |
| ·DAC电路设计 | 第47页 |
| ·ADC和DAC电源设计 | 第47-48页 |
| ·系统软件设计 | 第48-50页 |
| ·发射机软件设计 | 第48页 |
| ·接收机软件设计 | 第48-49页 |
| ·系统性能优化 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第5章 系统性能测试及分析 | 第51-55页 |
| ·系统性能测试方案 | 第51-53页 |
| ·系统测试结果及分析 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第60-61页 |
| 致谢 | 第61-62页 |
| 附录A DSP系统的电源电路图 | 第62-63页 |
| 附录B 电源电压监控和上电顺序控制电路图 | 第63-64页 |
| 附录C SDRAM电路图 | 第64-65页 |
| 附录D PL-2303HX电路图 | 第65-66页 |
| 附录E Flash电路图 | 第66-67页 |
| 附录F Bootloader电路图 | 第67-68页 |
| 附录G FPGA电源电路图 | 第68-69页 |
| 附录H FPGA时钟电路图 | 第69-70页 |
| 附录I AD7622电路图 | 第70-71页 |
| 附录J AD5546电路图 | 第71页 |