| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第6-9页 |
| 图表清单 | 第9-11页 |
| 注释表 | 第11-12页 |
| 第一章 绪论 | 第12-20页 |
| ·网络型运动控制系统概述 | 第12-15页 |
| ·运动控制系统介绍 | 第12页 |
| ·网络型运动控制系统的概念与特点 | 第12-13页 |
| ·网络型运动控制的发展与现状 | 第13-15页 |
| ·现场总线技术 | 第13页 |
| ·工业以太网技术 | 第13-14页 |
| ·实时以太网技术 | 第14-15页 |
| ·以太网实时性改造方案 | 第15-18页 |
| ·以太网协议简介 | 第15-16页 |
| ·实时以太网的实现方案 | 第16-17页 |
| ·基于 TCP/IP 的实现 | 第16页 |
| ·基于以太网的实现 | 第16-17页 |
| ·修改以太网的实现 | 第17页 |
| ·国内实时以太网的研究现状 | 第17-18页 |
| ·本文研究内容与组织结构 | 第18-20页 |
| ·研究内容 | 第18页 |
| ·组织结构 | 第18-20页 |
| 第二章 面向运动控制的实时以太网设计 | 第20-29页 |
| ·基于实时以太网的运动控制系统 | 第20-22页 |
| ·基于总线的运动控制系统 | 第20页 |
| ·基于实时以太网的运动控制系统架构设计 | 第20-22页 |
| ·实时以太网通讯协议规划 | 第22-26页 |
| ·实时以太网功能需求及设计思路 | 第22页 |
| ·实时以太网物理层选用原则 | 第22页 |
| ·实时以太网报文结构设计 | 第22-24页 |
| ·主站发送报文帧格式 | 第22-24页 |
| ·主站接收报文帧格式 | 第24页 |
| ·实时以太网通讯建立流程规划 | 第24-26页 |
| ·MAC 层专用芯片复位阶段 | 第25页 |
| ·主、从站初始化阶段 | 第25页 |
| ·环路信息配置阶段 | 第25-26页 |
| ·网络准备完毕阶段 | 第26页 |
| ·周期实时通讯阶段 | 第26页 |
| ·实时以太网同步机制研究 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 实时以太网 MAC 层专用通讯芯片实现 | 第29-53页 |
| ·FPGA 芯片及其设计方法介绍 | 第29-31页 |
| ·FPGA 芯片简介 | 第29页 |
| ·FPGA 设计流程介绍 | 第29-30页 |
| ·实时以太网 MAC 层芯片开发平台选择 | 第30-31页 |
| ·实时以太网 MAC 层专用芯片设计规范 | 第31-35页 |
| ·实时以太网 MAC 层芯片功能介绍 | 第31-33页 |
| ·专用芯片引脚规划 | 第33-34页 |
| ·专用芯片寄存器规划 | 第34-35页 |
| ·实时以太网 MAC 层专用芯片在 FPGA 内部实现方法 | 第35-51页 |
| ·芯片整体设计框图 | 第35-36页 |
| ·接收模块（RX_Module）设计 | 第36-40页 |
| ·MII 接收接口子模块（MII_RX） | 第37-38页 |
| ·接收计数子模块（RX_CNT） | 第38页 |
| ·接收数据缓冲子模块（RX_data_buffer） | 第38-39页 |
| ·CRC 校验子模块（CRC_Check） | 第39-40页 |
| ·MAC 层控制模块（MAC_CONTROL_Module）设计 | 第40-42页 |
| ·与接收模块（RX_Module）的接口 | 第40-41页 |
| ·与 CPU 总线接口模块（Bus_Interface_Module）的接口 | 第41页 |
| ·与时序管理模块（Timing_Management_Module）的接口 | 第41页 |
| ·与寄存器管理模块（Register_Management_Module）的接口 | 第41-42页 |
| ·与发送模块（TX_Module）的接口 | 第42页 |
| ·总线接口模块（Bus_Interface_Module）设计 | 第42-44页 |
| ·时序管理模块（Timing_Management_Module）设计 | 第44-45页 |
| ·寄存器管理模块（Register_Management_Module）设计 | 第45页 |
| ·发送模块（TX_Module）设计 | 第45-51页 |
| ·数据接收子模块（Data_receive_module）设计 | 第46页 |
| ·CRC 校验子模块（CRC_check_module）设计 | 第46页 |
| ·发送数据缓冲子模块（TX_data_buffer_module）设计 | 第46-47页 |
| ·FIFO 子模块（FIFO_module）设计 | 第47-49页 |
| ·MII 发送接口子模块（MII_TX_module）设计 | 第49-51页 |
| ·主、从站 MAC 层专用芯片设计方法区别 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 实时以太网 MAC 层专用芯片的应用研究 | 第53-66页 |
| ·实时以太网 MAC 层专用芯片控制模型 | 第53-55页 |
| ·专用芯片与 CPU 硬件接口说明 | 第53页 |
| ·CPU 对主站模式下专用芯片控制方法研究 | 第53-54页 |
| ·CPU 对从站模式下专用芯片控制方法 | 第54-55页 |
| ·DSP 对 MAC 层专用芯片控制实现 | 第55-57页 |
| ·DSP 控制平台介绍 | 第55-56页 |
| ·DSP 对主、从站专用芯片的控制实现 | 第56-57页 |
| ·基于 FPGA 的实时以太网从站运动控制芯片设计 | 第57-64页 |
| ·基于 FPGA 的实时以太网从站运动控制芯片设计方案 | 第57-59页 |
| ·实时以太网从站 MAC 层芯片接口模块设计 | 第59-62页 |
| ·初始化子模块设计 | 第59-60页 |
| ·数据接收子模块设计 | 第60-61页 |
| ·数据发送子模块设计 | 第61页 |
| ·信号线解析子模块设计 | 第61-62页 |
| ·网络报文处理模块设计 | 第62页 |
| ·精插补模块设计 | 第62-64页 |
| ·编码器接口模块设计 | 第64页 |
| ·时钟管理模块设计 | 第64页 |
| ·实时以太网从站运动控制芯片设计仿真 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 实验平台开发与验证 | 第66-74页 |
| ·MAC 层专用芯片硬件开发平台设计 | 第66-69页 |
| ·MAC 层专用芯片硬件连接框图介绍 | 第66页 |
| ·MAC 层专用芯片开发板设计 | 第66-69页 |
| ·FPGA 模块电路设计 | 第67-68页 |
| ·DSP 模块电路设计 | 第68-69页 |
| ·实时以太网测试平台搭建与通讯数据分析 | 第69-73页 |
| ·实时以太网测试平台搭建 | 第69-70页 |
| ·网络通讯数据采集 | 第70-71页 |
| ·网络可靠性分析 | 第71页 |
| ·网络实时性分析 | 第71-73页 |
| ·网络同步性分析 | 第73页 |
| ·本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| ·全文总结 | 第74-75页 |
| ·研究展望 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 致谢 | 第79-80页 |
| 在学期间的研究成果及发表的学术论文 | 第80页 |
