| 摘要 | 第1-7页 |
| ABSTRACT | 第7-15页 |
| 第一章 绪论 | 第15-20页 |
| ·研究背景 | 第15-17页 |
| ·传统的模式:传输采用光端机、交换采用模拟矩阵 | 第15-16页 |
| ·压缩视频模式:网络虚拟矩阵技术 | 第16-17页 |
| ·研究意义及国内外研究状况 | 第17-18页 |
| ·主要工作及研究内容安排 | 第18-20页 |
| 第二章 VAR系统简介及其时钟同步特点 | 第20-31页 |
| ·VAR系统的结构 | 第20-22页 |
| ·单套VAR系统结构 | 第20-21页 |
| ·多套VAR系统网络拓扑结构 | 第21-22页 |
| ·VAR系统服务质量保证策略 | 第22-23页 |
| ·VAR系统接入分组的封装格式 | 第23-26页 |
| ·分组网络头部 | 第23-24页 |
| ·实时传输协议RTP | 第24-25页 |
| ·上层协议字段 | 第25-26页 |
| ·VAR系统的特点 | 第26页 |
| ·同步的概念与定义 | 第26-29页 |
| ·时钟模型 | 第26-27页 |
| ·时钟同步 | 第27-28页 |
| ·VAR系统同步性能的主要指标 | 第28-29页 |
| ·VAR系统时钟同步的重要性 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 VAR系统时钟同步方案设计 | 第31-43页 |
| ·VAR传输交换网络的同步机制 | 第31-33页 |
| ·VAR传输交换网络的硬件组成 | 第31-32页 |
| ·VAR传输交换网络的同步方案 | 第32-33页 |
| ·VAR传输交换网络网元的时钟种类 | 第33页 |
| ·VAR系统中心与前端、终端接收系统的同步机制 | 第33-42页 |
| ·VAR前端、终端接收系统的时钟来源、同步模型 | 第33-34页 |
| ·同步模型中接收端与发送端的同步方式 | 第34-35页 |
| ·接收端缓存的重要性 | 第35-36页 |
| ·接收端缓存器储容量的推导 | 第36-38页 |
| ·网络时延变化的测量方法 | 第38-39页 |
| ·网络时延的实际测量 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 基于缓存的自适应时钟同步算法研究 | 第43-65页 |
| ·两种基于缓存的自适应时钟同步方式 | 第43页 |
| ·基于缓存的自适应时钟同步算法 | 第43-51页 |
| ·两端频率差的估计算法 | 第45-47页 |
| ·接收端频率调整算法 | 第47页 |
| ·算法分析 | 第47-49页 |
| ·仿真结果 | 第49-51页 |
| ·利用最小二乘线性回归算法改进两端频率差估计算法 | 第51-59页 |
| ·统计求平均去抖方法的不足及新的去抖算法的引入 | 第51-53页 |
| ·误差判据的选择 | 第53页 |
| ·最小二乘线性回归算法推导 | 第53-55页 |
| ·仿真结果 | 第55-59页 |
| ·其它去抖算法的应用 | 第59-62页 |
| ·三种缓存充满度采样值去抖算法的性能分析 | 第62页 |
| ·网络丢包检测机制的引入 | 第62-64页 |
| ·网络丢包的补偿机制 | 第62-63页 |
| ·网络丢包的判定 | 第63-64页 |
| ·小结 | 第64-65页 |
| 第五章 基于缓存的自适应时钟同步算法的FPGA设计与实现 | 第65-71页 |
| ·接收端的硬件结构 | 第65-67页 |
| ·硬件选取 | 第65-66页 |
| ·VCX0的同步原理 | 第66-67页 |
| ·控制程序的设计 | 第67-70页 |
| ·频差提取子程序的设计 | 第67页 |
| ·调整子程序的设计 | 第67-68页 |
| ·代码及访真 | 第68-70页 |
| ·小结 | 第70-71页 |
| 第六章 总结 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 附录1 统计平均去抖算法仿真模型 | 第76-78页 |
| 附录2 最小二乘线性回归去抖算法仿真模型 | 第78-80页 |
| 致谢 | 第80-81页 |
| 攻读学位期间发表的学术论文 | 第81页 |