锁相环的研究与设计--用于DSP芯片时钟发生器
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-11页 |
| ·课题研究背景与意义 | 第8页 |
| ·锁相环的国内外发展与应用 | 第8-9页 |
| ·国内外研究现状 | 第8-9页 |
| ·国内外应用现状 | 第9页 |
| ·DSP 时钟产生器简介 | 第9页 |
| ·本文主要工作及结构 | 第9-11页 |
| 第二章 锁相环的基本原理与结构 | 第11-33页 |
| ·锁相环的工作原理 | 第11-12页 |
| ·电荷泵锁相环的组成和结构 | 第12-20页 |
| ·鉴频鉴相器 | 第12-14页 |
| ·电荷泵 | 第14-16页 |
| ·环路滤波器 | 第16-17页 |
| ·压控振荡器 | 第17-19页 |
| ·分频器 | 第19-20页 |
| ·锁相环的系统分析 | 第20-29页 |
| ·电荷泵锁相环各个模块的数学模型与传输函数 | 第20-24页 |
| ·电荷泵锁相环系统的传输函数 | 第24-27页 |
| ·电荷泵锁相环环路的噪声分析 | 第27-29页 |
| ·锁相环的主要性能和参数分析 | 第29-32页 |
| ·锁相环的跟踪性能 | 第29页 |
| ·锁相环的稳定性及环路滤波器参数分析 | 第29-31页 |
| ·锁相环捕获过程的主要参数 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 锁相环Verilog-A 的建模与仿真 | 第33-41页 |
| ·锁相环的Verilog-A 建模 | 第33-40页 |
| ·Verilog-A 简介 | 第33页 |
| ·系统参数的确定 | 第33-34页 |
| ·用Verilog-A 对锁相环整体建模 | 第34页 |
| ·锁相环各个模块Verilog-A 代码 | 第34-40页 |
| ·锁相环Verilog-A 模型功能仿真 | 第40页 |
| ·本章小结 | 第40-41页 |
| 第四章 电荷泵锁相环电路设计 | 第41-69页 |
| ·电荷泵锁相环的整体设计 | 第41-42页 |
| ·鉴频鉴相器的设计 | 第42-45页 |
| ·电荷泵的设计 | 第45-55页 |
| ·电荷泵基准电流源电路的设计 | 第46-47页 |
| ·电荷泵充放电电流可调部分的电路设计 | 第47-49页 |
| ·电荷泵开关控制部分的电路设计 | 第49-52页 |
| ·电荷泵电路仿真结果及分析 | 第52-55页 |
| ·环路滤波器电路的设计 | 第55-56页 |
| ·压控振荡器的设计 | 第56-60页 |
| ·压控振荡器的电路设计 | 第56-59页 |
| ·压控振荡器电路的仿真 | 第59-60页 |
| ·可编程分频器的设计 | 第60-65页 |
| ·可编程分频器的设计 | 第60-63页 |
| ·可编程分频器的仿真 | 第63-65页 |
| ·锁相环的整体仿真 | 第65-67页 |
| ·本章小结 | 第67-69页 |
| 第五章 电荷泵锁相环的版图设计 | 第69-77页 |
| ·版图设计的总体考虑 | 第69-71页 |
| ·电阻与电容的实现 | 第69-70页 |
| ·噪声问题 | 第70页 |
| ·匹配 | 第70页 |
| ·避免电迁移 | 第70-71页 |
| ·避免天线效应 | 第71页 |
| ·锁相环的版图实现 | 第71-76页 |
| ·电荷泵锁相环整体电路版图 | 第72-73页 |
| ·鉴频鉴相器版图实现 | 第73-74页 |
| ·电流可调电荷泵的版图实现 | 第74-75页 |
| ·环路滤波器的版图实现 | 第75页 |
| ·压控振荡器的版图实现 | 第75-76页 |
| ·可编程分频器的版图实现 | 第76页 |
| ·版图验证及测试结果 | 第76页 |
| ·本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| ·本文总结 | 第77-78页 |
| ·展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 附录A：作者在攻读硕士学位期间发表的论文 | 第84页 |
