| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-10页 |
| ·引言 | 第7-8页 |
| ·可逆计算 | 第8-9页 |
| ·本文的研究内容和论文结构 | 第9-10页 |
| 第二章 量子可逆逻辑线路的基本理论 | 第10-20页 |
| ·量子比特 | 第10页 |
| ·多量子比特 | 第10-11页 |
| ·基本量子门 | 第11-18页 |
| ·量子非门 | 第11-12页 |
| ·量子受控非门（Feynman gate,FG） | 第12-14页 |
| ·量子 Toffoli 门（TG） | 第14-16页 |
| ·控制交换门（FRG） | 第16-18页 |
| ·量子代价 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 量子可逆全加法器及量子可逆无等待进位加法器 | 第20-36页 |
| ·量子可逆“ZS”门 | 第20-23页 |
| ·基于量子可逆“ZS”门的量子无等待进位加法器 | 第23-25页 |
| ·量子无等待进位加法器综合分析 | 第25-35页 |
| ·不同的量子可逆进位产生和进位传递函数产生装置的比较 | 第25-26页 |
| ·量子无等待进位加法器的性能分析 | 第26-27页 |
| ·最低标准分析 | 第27-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 量子可逆阵列乘法器及其晶体管实现 | 第36-54页 |
| ·基本量子可逆逻辑门的双通道 MOS 管传输门实现 | 第36-40页 |
| ·量子可逆 ZS 系列门及其双通道 MOS 管传输门实现 | 第40-46页 |
| ·ZS 门的晶体管构造 | 第40-43页 |
| ·ZS2 门的设计与实现 | 第43-45页 |
| ·ZS3 门的设计与实现 | 第45-46页 |
| ·可逆阵列乘法器的设计 | 第46-51页 |
| ·量子可逆的部分积产生电路 | 第47-48页 |
| ·基于“ZS”系列门的部分积加法阵列电路 | 第48-51页 |
| ·可逆阵列乘法器的性能分析 | 第51-53页 |
| ·能耗分析 | 第51页 |
| ·时间复杂度分析 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 可逆算术逻辑单元 | 第54-62页 |
| ·引言 | 第54-55页 |
| ·可逆的算术逻辑单元（Reversible ALU） | 第55-61页 |
| ·量子可逆算术操作 | 第55-60页 |
| ·量子可逆逻辑操作 | 第60-61页 |
| ·小结 | 第61-62页 |
| 第六章 总结与展望 | 第62-63页 |
| ·全文总结 | 第62页 |
| ·今后的工作与展望 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 个人简历 在读期间发表的学术论文及主持参与课题 | 第66-68页 |
| 致谢 | 第68页 |
