兼容MCS-96系列指令记的CPU核的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-19页 |
| ·课题研究的背景和意义 | 第9-10页 |
| ·单片机概述 | 第10-11页 |
| ·单片机简介 | 第10页 |
| ·单片机和嵌入式系统 | 第10-11页 |
| ·单片机的相关技术 | 第11-14页 |
| ·单片机的基本组成 | 第11-12页 |
| ·单片机的特点和应用 | 第12-13页 |
| ·单片机体系结构发展 | 第13-14页 |
| ·单片机的发展 | 第14-16页 |
| ·单片机的发展历史 | 第14-15页 |
| ·单片机的发展趋势 | 第15-16页 |
| ·常用单片机介绍 | 第16页 |
| ·MCS-96 嵌入式单片机 | 第16-18页 |
| ·论文内容及结构安排 | 第18-19页 |
| 第2章 CPU核的分析与设计 | 第19-25页 |
| ·设计目标 | 第19页 |
| ·指令集简介 | 第19-20页 |
| ·端口信息和时序关系 | 第20-21页 |
| ·CPU核的结构设计 | 第21-23页 |
| ·CPU核的顶层划分 | 第21-22页 |
| ·CPU核的结构 | 第22-23页 |
| ·流水线的应用 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 各部分的详细设计 | 第25-51页 |
| ·寄存器堆的设计 | 第25-30页 |
| ·地址产生单元的设计 | 第25-27页 |
| ·寄存器阵列的设计 | 第27-29页 |
| ·数据的转换 | 第29-30页 |
| ·RALU的设计 | 第30-45页 |
| ·RALU中寄存器的设计 | 第30-38页 |
| ·运算单元的设计 | 第38-45页 |
| ·控制单元的设计 | 第45-50页 |
| ·指令长度计数器 | 第45-46页 |
| ·指令步长计数器 | 第46-47页 |
| ·中断的处理 | 第47页 |
| ·乘法操作的实现 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 第4章 中断控制器的设计 | 第51-57页 |
| ·中断处理概述 | 第51页 |
| ·中断控制器的结构 | 第51-52页 |
| ·中断控制器各部分的设计 | 第52-56页 |
| ·中断检测 | 第52-54页 |
| ·中断处理优先级判定 | 第54页 |
| ·中断申请的产生 | 第54-55页 |
| ·中断处理结束 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 仿真验证与综合 | 第57-68页 |
| ·仿真验证 | 第57-64页 |
| ·验证平台的建立 | 第57-58页 |
| ·仿真验证过程及结果 | 第58-64页 |
| ·CPU核的综合 | 第64-67页 |
| ·综合的过程 | 第65页 |
| ·综合的约束 | 第65-66页 |
| ·CPU核综合的结果 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 结论 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 附录 | 第72-74页 |
| 攻读学位期间发表的学术论文 | 第74-77页 |
| 致谢 | 第77页 |
