单芯片超高频射频识别读写器数字系统研究与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第1章 引言 | 第6-11页 |
| ·研究背景 | 第6-7页 |
| ·单芯片读写器研究进展 | 第7-9页 |
| ·论文主要工作及组织结构 | 第9-11页 |
| 第2章 系统分析 | 第11-24页 |
| ·RFID系统协议分析 | 第11-19页 |
| ·通信特点 | 第11-12页 |
| ·接收链路 | 第12-16页 |
| ·发射链路 | 第16-18页 |
| ·时序要求 | 第18-19页 |
| ·单芯片读写器设计需求 | 第19-24页 |
| ·设计目标 | 第19-20页 |
| ·系统功能描述 | 第20-22页 |
| ·系统设计指标 | 第22-24页 |
| 第3章 系统架构设计 | 第24-32页 |
| ·系统框图 | 第24-25页 |
| ·总线结构 | 第25-27页 |
| ·处理器介绍 | 第25-26页 |
| ·总线描述 | 第26-27页 |
| ·系统工作方式 | 第27-29页 |
| ·软硬件划分 | 第27-28页 |
| ·启动流程 | 第28-29页 |
| ·响应机制 | 第29页 |
| ·协议处理器设计 | 第29-32页 |
| ·功能描述 | 第29-30页 |
| ·实现方式 | 第30-32页 |
| 第4章 数字收发机研究与设计 | 第32-73页 |
| ·接收机系统分析 | 第32-33页 |
| ·接收机系统架构 | 第33-34页 |
| ·降采样器 | 第34-38页 |
| ·模块分析 | 第34-36页 |
| ·模块设计 | 第36-38页 |
| ·自动增益控制 | 第38-44页 |
| ·模块功能 | 第38页 |
| ·模块分析 | 第38-42页 |
| ·模块设计 | 第42-44页 |
| ·时钟同步 | 第44-63页 |
| ·模块功能 | 第44页 |
| ·相关研究进展 | 第44-47页 |
| ·环路分析 | 第47-54页 |
| ·模块实现 | 第54-60页 |
| ·改进手段 | 第60-62页 |
| ·同步流程 | 第62-63页 |
| ·帧同步 | 第63-64页 |
| ·解码器 | 第64-65页 |
| ·接收机仿真与综合结果 | 第65-68页 |
| ·系统仿真 | 第65-66页 |
| ·硬件仿真 | 第66-67页 |
| ·综合结果 | 第67-68页 |
| ·接收机比较 | 第68-69页 |
| ·发射机系统分析 | 第69-70页 |
| ·发射机系统架构 | 第70-71页 |
| ·发射机仿真与综合结果 | 第71-73页 |
| 第5章 系统验证与芯片实现 | 第73-80页 |
| ·功能仿真 | 第73-74页 |
| ·FPGA验证 | 第74-77页 |
| ·验证平台 | 第74-75页 |
| ·测试结果 | 第75-77页 |
| ·芯片实现 | 第77-78页 |
| ·后仿结果 | 第78-80页 |
| 第6章 总结与展望 | 第80-82页 |
| 参考文献 | 第82-87页 |
| 致谢 | 第87-88页 |
