| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1 绪论 | 第8-16页 |
| ·课题背景、目的及意义 | 第8-9页 |
| ·国内外研究概况 | 第9-15页 |
| ·主要研究工作 | 第15-16页 |
| 2 双核优卡I/O 通道的相关标准和总体设计 | 第16-24页 |
| ·接触式智能卡标准ISO/IEC 7816 | 第16-17页 |
| ·智能卡的工作流程 | 第17-19页 |
| ·T=0 传输协议 | 第19-20页 |
| ·优卡专用命令设计 | 第20-21页 |
| ·I/O 通道总体设计 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 3 I/O 通道的串行通信接口设计 | 第24-41页 |
| ·设计要求 | 第24-26页 |
| ·串行通信接口总体设计 | 第26页 |
| ·寄存器堆设计 | 第26-31页 |
| ·波特率发生器设计 | 第31-32页 |
| ·接收模块设计 | 第32-36页 |
| ·发送模块设计 | 第36-38页 |
| ·FIFO 模块设计 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 4 8051 微控制器核移植 | 第41-48页 |
| ·8051 微控制器核结构 | 第41-42页 |
| ·8051 指令执行分析 | 第42-45页 |
| ·core8051 的移植 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 5 基于FPGA 的双核优卡的接入机制研究 | 第48-57页 |
| ·接入机制研究内容 | 第48-49页 |
| ·接入机制总体设计 | 第49-50页 |
| ·优卡调度模块设计 | 第50-54页 |
| ·I/O 通道复用模块设计 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 6 I/O 通道和接入机制的功能仿真与FPGA 验证 | 第57-64页 |
| ·串行通信接口的功能仿真 | 第57-60页 |
| ·core8051 的功能仿真 | 第60-61页 |
| ·优卡调度模块的功能仿真 | 第61-62页 |
| ·串行通信接口和 core8051 在 FPGA 上的整体验证 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 7 总结与展望 | 第64-66页 |
| ·全文总结 | 第64-65页 |
| ·研究展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-72页 |
| 附录1 （I/O通道串行通信接口的综合结果） | 第72-73页 |
| 附录2 （优卡调度模块的有限状态机伪码描述） | 第73-74页 |
| 附录3 （优卡调度模块的综合结果） | 第74页 |