| 摘要 | 第1-7页 |
| ABSTRACT | 第7-17页 |
| 第一章 绪论 | 第17-31页 |
| ·研究背景 | 第17-19页 |
| ·数字化技术发展概况 | 第19-24页 |
| ·ADC和DAC技术发展概况 | 第19-21页 |
| ·软件无线电专用ASIC器件发展概况 | 第21-22页 |
| ·高性能FPGA和DSP器件发展概况 | 第22-24页 |
| ·国内外数字收发信机发展概况 | 第24-27页 |
| ·国外数字收发信机发展概况 | 第24-26页 |
| ·国内数字收发信机发展概况 | 第26-27页 |
| ·数字收发信机的研究动态和评价指标 | 第27-29页 |
| ·数字收发信机的研究动态 | 第27-28页 |
| ·数字收发信机的评价指标 | 第28-29页 |
| ·本文的主要工作 | 第29-31页 |
| 第二章 中频数字化调制与解调基本理论 | 第31-47页 |
| ·采样定理 | 第31-35页 |
| ·Niquist采样定理 | 第31-32页 |
| ·带通采样定理 | 第32-33页 |
| ·A/D和D/A变换器的性能指标 | 第33-35页 |
| ·多速率信号处理理论 | 第35-41页 |
| ·整数倍抽取 | 第35-37页 |
| ·整数倍内插 | 第37-38页 |
| ·采样率的分数倍变换 | 第38页 |
| ·抽取和内插的多相滤波结构 | 第38-40页 |
| ·采样率变换的多级实现 | 第40-41页 |
| ·高效数字滤波器 | 第41-44页 |
| ·理想滤波器 | 第42页 |
| ·半带滤波器 | 第42-43页 |
| ·积分梳状滤波器 | 第43-44页 |
| ·数字正交变换理论 | 第44-47页 |
| ·数字正交调制 | 第45页 |
| ·数字正交解调 | 第45-47页 |
| 第三章 PCM/FM中频数字化接收机FM解调技术研究 | 第47-64页 |
| ·再入遥测系统简介 | 第47-48页 |
| ·PCM/FM遥测信号特征 | 第48-51页 |
| ·PCM信号 | 第48-49页 |
| ·PCM/FM信号 | 第49-51页 |
| ·经典PCM/FM解调方法 | 第51-53页 |
| ·PCM/FM信号的非相干解调系统 | 第51-52页 |
| ·模拟锁相鉴频器 | 第52-53页 |
| ·基于CORDIC算法的FM解调技术 | 第53-60页 |
| ·CORDIC算法简介 | 第54-56页 |
| ·CORDIC算法鉴相 | 第56-58页 |
| ·一阶差分鉴频 | 第58页 |
| ·FM解调算法的FPGA实现 | 第58-60页 |
| ·PCM/FM数字中频接收机解调算法仿真 | 第60-63页 |
| ·结论 | 第63-64页 |
| 第四章 PCM/FM中频数字化接收机同步技术研究 | 第64-81页 |
| ·传统PCM/FM同步技术 | 第64-66页 |
| ·载波同步 | 第64页 |
| ·PCM数据恢复系统 | 第64-66页 |
| ·全数字接收机的同步处理技术 | 第66-67页 |
| ·PCM/FM载波频偏抑制算法 | 第67-72页 |
| ·载波频偏对FM解调的影响 | 第67-69页 |
| ·基于滑窗幅度检波和抵消的载波频偏抑制新方法 | 第69-72页 |
| ·PCM码同步方法 | 第72-77页 |
| ·数字内插的物理意义 | 第72-73页 |
| ·定时误差检测 | 第73-74页 |
| ·多项式数字内插器 | 第74-76页 |
| ·内插控制器 | 第76页 |
| ·计算机仿真 | 第76-77页 |
| ·PCM码同步的FPGA实现方法 | 第77-80页 |
| ·结论 | 第80-81页 |
| 第五章 PCM/FM中频数字化接收机系统实现 | 第81-91页 |
| ·硬件实现的总体结构 | 第81-85页 |
| ·高速A/D变换模块 | 第81-83页 |
| ·AD6620的设计 | 第83-84页 |
| ·解调算法的FPGA实现 | 第84-85页 |
| ·系统测试 | 第85-90页 |
| ·FM解调实验 | 第85-88页 |
| ·误码率测试 | 第88-89页 |
| ·接收灵敏度测试 | 第89-90页 |
| ·结论 | 第90-91页 |
| 第六章 高效宽带数字下变频器研究 | 第91-100页 |
| ·宽带数字接收机概述 | 第91页 |
| ·宽带数字下变频器的技术瓶颈 | 第91-92页 |
| ·宽带数字下变频器的高效实现结构 | 第92-98页 |
| ·混频器后置结构 | 第92-94页 |
| ·最小公倍数结构 | 第94页 |
| ·一次变频结构 | 第94-97页 |
| ·二次变频结构 | 第97-98页 |
| ·高效DDC结构的性能比较 | 第98-99页 |
| ·结论 | 第99-100页 |
| 第七章 8PSK高速数传数字接收机技术研究 | 第100-120页 |
| ·高速数传系统概述 | 第100-101页 |
| ·高速数传接收机实现方案研究 | 第101-106页 |
| ·接收机架构选择 | 第101-102页 |
| ·高速数据并行处理架构 | 第102-104页 |
| ·高速数传接收机组成及工作流程 | 第104-106页 |
| ·8PSK高速数传接收机关键算法研究 | 第106-119页 |
| ·直接中频采样和免混频正交数字下变频 | 第106-107页 |
| ·高速数据并行DFT/IDFT结构 | 第107-108页 |
| ·频域匹配滤波 | 第108-112页 |
| ·高速8PSK信号符号同步技术 | 第112-118页 |
| ·高速数据的定时恢复环路设计 | 第112-114页 |
| ·定时相位误差的估计 | 第114-117页 |
| ·定时相位误差的频域校正算法 | 第117-118页 |
| ·8PSK信号解调算法的计算机仿真 | 第118-119页 |
| ·结论 | 第119-120页 |
| 第八章 8PSK高速数传接收机系统实现 | 第120-142页 |
| ·接收机硬件总体架构 | 第120-124页 |
| ·关键实现技术分析 | 第121-122页 |
| ·关键器件简介 | 第122-124页 |
| ·高速ADC电路设计及测试 | 第124-127页 |
| ·ADC电路设计 | 第124-126页 |
| ·中频直接采样模块测试 | 第126-127页 |
| ·高速采样数据的串/并变换和可靠接收 | 第127-132页 |
| ·高速采样数据的串/并变换 | 第128-130页 |
| ·高速采样数据的可靠接收 | 第130-132页 |
| ·数字下变频与I、Q数据复用 | 第132-133页 |
| ·32点DFT/IDFT频域匹配滤波器的FPGA实现 | 第133-138页 |
| ·实现算法推导 | 第133-134页 |
| ·频域匹配滤波器的定点量化实现 | 第134-136页 |
| ·频域匹配滤波器的功能检测 | 第136-138页 |
| ·高速8PSK符号同步电路实现及验证 | 第138-141页 |
| ·8PSK符号同步的FPGA实现 | 第138-139页 |
| ·定时同步的功能检测 | 第139-141页 |
| ·数字接收机的FPGA资源消耗 | 第141页 |
| ·结论 | 第141-142页 |
| 第九章 中频数字调制技术及宽带频率合成器研究与实现 | 第142-158页 |
| ·软件无线电多模式调制理论 | 第142-143页 |
| ·多模式中频调制器设计 | 第143-147页 |
| ·硬件平台 | 第143-144页 |
| ·应用程序开发 | 第144-146页 |
| ·实验结果 | 第146-147页 |
| ·宽带频率合成器的设计 | 第147-151页 |
| ·频率合成技术概述 | 第147页 |
| ·宽带频率合成器的主要技术指标 | 第147页 |
| ·常用的DDS+PLL频率合成方案 | 第147-148页 |
| ·宽带频率合成器实现方法 | 第148-150页 |
| ·宽带频率合成器实验结果 | 第150页 |
| ·宽带频率合成器的应用 | 第150-151页 |
| ·8PSK高速数传中频调制器设计与实现 | 第151-156页 |
| ·免混频正交调制 | 第151-153页 |
| ·发端波形成型滤波器设计与实现结构 | 第153-154页 |
| ·抗镜像滤波器设计 | 第154页 |
| ·8PSK高速数传中频调制器电路实现 | 第154-155页 |
| ·实验结果 | 第155-156页 |
| ·结论 | 第156-158页 |
| 第十章 全文总结及展望 | 第158-160页 |
| 致谢 | 第160-161页 |
| 参考文献 | 第161-169页 |
| 攻读博士期间取得的研究成果 | 第169-170页 |
