星地高速数据传输解调技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究背景及意义 | 第9页 |
| ·国内外研究现状 | 第9-11页 |
| ·国内研究现状 | 第9页 |
| ·国外研究现状 | 第9-11页 |
| ·本文主要工作及内容安排 | 第11-13页 |
| 第二章 高速解调方案选择 | 第13-23页 |
| ·星地高速数据传输系统特性分析 | 第13-17页 |
| ·工作频段不断提高 | 第13页 |
| ·信号带宽增加 | 第13-14页 |
| ·传输损耗大 | 第14-15页 |
| ·信号电平动态大 | 第15页 |
| ·信号多普勒频移大 | 第15-17页 |
| ·星地高速数据传输体制选择 | 第17页 |
| ·高速解调技术研究主要技术指标要求 | 第17-18页 |
| ·高速解调技术研究方案比较 | 第18-19页 |
| ·高速解调主要指标论证 | 第19-22页 |
| ·A/D转换器定点量化对系统性能影响与ADC选择 | 第19页 |
| ·定点量化实现的匹配滤波器与FPGA实现性能分析 | 第19页 |
| ·定时误差对系统性能的影响 | 第19-20页 |
| ·载波估计误差对系统性能的影响 | 第20页 |
| ·I/Q正交不平衡对系统性能影响 | 第20-21页 |
| ·AGC控制对系统性能影响 | 第21页 |
| ·系统误码率性能指标分配 | 第21-22页 |
| ·本章小节 | 第22-23页 |
| 第三章 高速解调硬件平台 | 第23-45页 |
| ·硬件平台研究方案 | 第23页 |
| ·模拟前端 | 第23-25页 |
| ·高速模数转换 | 第25-28页 |
| ·采样原理 | 第25页 |
| ·高速ADC选择 | 第25-26页 |
| ·高速模数转换电路设计 | 第26-28页 |
| ·数字处理电路 | 第28-30页 |
| ·数字处理器件选择 | 第28页 |
| ·数字处理电路设计 | 第28-30页 |
| ·高速PCB设计 | 第30-43页 |
| ·电路的布局和布线 | 第30-31页 |
| ·信号完整性设计 | 第31-38页 |
| ·电源完整性设计 | 第38-43页 |
| ·本章小节 | 第43-45页 |
| 第四章 高速解调并行数字处理 | 第45-65页 |
| ·数字解调原理及实现 | 第45-48页 |
| ·数字式解调器模型 | 第45-46页 |
| ·旋转变换 | 第46页 |
| ·相位跟踪 | 第46-47页 |
| ·码元定时恢复 | 第47-48页 |
| ·高速解调数字处理实现 | 第48-49页 |
| ·高速并行数字匹配滤波技术 | 第49-52页 |
| ·频域并行FFT/IFFT匹配滤波器 | 第49-50页 |
| ·时域并行FIR匹配滤波器 | 第50-52页 |
| ·AGC设计 | 第52-53页 |
| ·高速并行载波恢复技术 | 第53-57页 |
| ·并行处理载波恢复算法 | 第53-57页 |
| ·辅助捕获方法 | 第57页 |
| ·高速并行时钟恢复技术 | 第57-59页 |
| ·高速自适应均衡技术 | 第59-63页 |
| ·高速自适应均衡器结构 | 第59-61页 |
| ·高速自适应均衡器误差提取算法 | 第61页 |
| ·高速自适应均衡器仿真 | 第61-62页 |
| ·高速自适应均衡器实现 | 第62-63页 |
| ·高速解调算法实现 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第五章 性能测试与结果分析 | 第65-71页 |
| ·性能测试方法 | 第65-68页 |
| ·输入信号动态范围测试方法 | 第65-66页 |
| ·误码率性能功率积分测试方法 | 第66-67页 |
| ·误码率性能IESS308测试方法 | 第67-68页 |
| ·性能测试结果 | 第68-69页 |
| ·性能测试结果分析 | 第69-70页 |
| ·本章小节 | 第70-71页 |
| 第六章 总结 | 第71-73页 |
| ·全文总结 | 第71-72页 |
| ·下一步工作方向 | 第72-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-78页 |
