以太网语音网关的研究及其FPGA+ARM实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-10页 |
| ·PSTN语音网关技术研究的意义 | 第7-8页 |
| ·国内外研究现状 | 第8页 |
| ·论文的主要内容 | 第8-10页 |
| ·论文的研究内容 | 第8-9页 |
| ·论文的结构安排 | 第9-10页 |
| 第二章 PSTN网关的原理与关键技术 | 第10-14页 |
| ·PSTN网关的工作原理 | 第10-11页 |
| ·PSTN网关的关键技术 | 第11-14页 |
| ·数据交换技术 | 第11页 |
| ·语音处理技术 | 第11-12页 |
| ·实时网络传输技术 | 第12-14页 |
| 第三章 系统方案设计 | 第14-20页 |
| ·技术实现方案 | 第14-15页 |
| ·系统的功能结构 | 第15-16页 |
| ·通信协议设计 | 第16-20页 |
| ·语音/信令数据帧 | 第17-18页 |
| ·控制信息帧 | 第18-19页 |
| ·映射报告帧 | 第19-20页 |
| 第四章 PSTN侧与以太网侧的高速语音数据传输 | 第20-36页 |
| ·FPGA设计 | 第20-22页 |
| ·FPGA技术简介 | 第20-21页 |
| ·Xilinx ISE开发平台 | 第21页 |
| ·VerilogHDL语言 | 第21-22页 |
| ·功能模块设计 | 第22页 |
| ·E1接口模块的实现 | 第22-29页 |
| ·同步时钟提取 | 第23-24页 |
| ·HDB3编解码 | 第24-26页 |
| ·E1帧结构 | 第26-27页 |
| ·E1帧同步 | 第27-29页 |
| ·高速以太网接口模块的实现 | 第29-34页 |
| ·以太网物理层芯片 | 第29-30页 |
| ·MAC层功能模块 | 第30-31页 |
| ·MAC帧发送控制模块 | 第31-32页 |
| ·MAC帧接收控制模块 | 第32-34页 |
| ·语音数据处理 | 第34-36页 |
| ·一级数据缓冲区 | 第34页 |
| ·二级数据缓冲区 | 第34-35页 |
| ·语音数据提取、插入 | 第35-36页 |
| 第五章 交换控制和网络管理接口 | 第36-48页 |
| ·基于 ARM的嵌入式系统 | 第36-41页 |
| ·ARM概述 | 第36-37页 |
| ·ARM7TDMI内核 | 第37-38页 |
| ·S3C4510B微处理器 | 第38-41页 |
| ·VxWorks操作系统 | 第41-48页 |
| ·VxWorks系统结构 | 第41-43页 |
| ·Tornado开发系统 | 第43-44页 |
| ·板级支持包开发 | 第44-48页 |
| 第六章 系统测试 | 第48-52页 |
| ·E1接口模块测试 | 第48-49页 |
| ·以太网接口模块测试 | 第49页 |
| ·系统测试 | 第49-52页 |
| ·测试环境 | 第50页 |
| ·单路语音通信 | 第50-51页 |
| ·多路语音通信 | 第51-52页 |
| 总结与展望 | 第52-53页 |
| 参考文献 | 第53-55页 |
| 在校期间发表的论文 | 第55-56页 |
| 致谢 | 第56页 |
