盲源分离信息最大化算法的FPGA实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-13页 |
| 1．1 课题的提出及研究现状 | 第8页 |
| 1．2 实现数字信号处理算法的常用技术 | 第8-10页 |
| 1．3 DSP Builder简介 | 第10-12页 |
| 1．4 本文的主要研究内容 | 第12页 |
| 1．5 论文结构安排 | 第12-13页 |
| 2 FPGA原理及其设计方法 | 第13-23页 |
| 2．1 FPGA发展 | 第13-15页 |
| 2．1．1 FPGA由来 | 第13页 |
| 2．1．2 FPGA应用及未来 | 第13-15页 |
| 2．2 FPGA器件的选择 | 第15-16页 |
| 2．3 FPGA结构原理 | 第16-17页 |
| 2．4 FPGA设计方法 | 第17-22页 |
| 2．4．1 传统 FPGA设计流程 | 第17-20页 |
| 2．4．2 现代 DSP设计技术设计流程 | 第20-21页 |
| 2．4．3 两种设计方法比较 | 第21-22页 |
| 2．5 小结 | 第22-23页 |
| 3 信息最大化算法硬件设计方案 | 第23-30页 |
| 3．1 信息最大化算法原理 | 第23-27页 |
| 3．1．1 理论依据 | 第23页 |
| 3．1．2 算法推导 | 第23-27页 |
| 3．2 信息最大化分块学习算法设计 | 第27页 |
| 3．3 功能模块划分 | 第27-29页 |
| 3．4 小结 | 第29-30页 |
| 4 信息最大化算法的FPGA实现 | 第30-63页 |
| 4．1 输入模块 | 第31-35页 |
| 4．2 矩阵乘模块 | 第35-43页 |
| 4．2．1 矩阵乘法串行结构设计 | 第36-37页 |
| 4．2．2 矩阵乘法并行结构设计 | 第37-39页 |
| 4．2．3 矩阵乘法串并行结构设计 | 第39-41页 |
| 4．2．4 三种设计结构比较 | 第41-43页 |
| 4．3 判断模块 | 第43页 |
| 4．4 权值调整模块 | 第43-48页 |
| 4．4．1 LUT模块 | 第43-45页 |
| 4．4．2 MAC模块 | 第45-47页 |
| 4．4．3 即时更新模块 | 第47-48页 |
| 4．4．4 归一化模块 | 第48页 |
| 4．4．5 W缓存模块 | 第48页 |
| 4．5 输出模块 | 第48-49页 |
| 4．6 仿真结果与分析 | 第49-52页 |
| 4．6．1 仿真结果 | 第49-51页 |
| 4．6．2 结果分析 | 第51-52页 |
| 4．7 基于浮点数的改进设计 | 第52-62页 |
| 4．7．1 浮点数标准 | 第52-54页 |
| 4．7．2 浮点数运算器的设计与仿真 | 第54-60页 |
| 4．7．3 浮点算法的实现 | 第60-62页 |
| 4．8 小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 附录A 即时更新模块内部结构 | 第67-68页 |
| 附录B 归一化模块内部结构 | 第68-69页 |
| 附录C 权系数缓存模块内部结构 | 第69-70页 |
| 附录D 乘法器内部结构 | 第70-71页 |
| 附录E 异常处理模块内部结构 | 第71-72页 |
| 附录F 除法器内部结构 | 第72-73页 |
| 攻读硕士学位期间发表学术论文情况 | 第73-74页 |
| 致谢 | 第74-75页 |
| 大连理工大学学位论文版权使用授权书 | 第75页 |
