| 第一章 概述 | 第1-13页 |
| 1．1 微控制器的现状和发展 | 第9-10页 |
| 1．2 现代数字设计方法概述 | 第10-11页 |
| 1．3 微控制器的体系结构 | 第11页 |
| 1．4 主要工作和设计内容 | 第11-13页 |
| 第二章 AMC60的结构设计与指令实现 | 第13-25页 |
| 2．1 AMC60的结构 | 第13-18页 |
| 2．1．1 指令流水线Pipe Line | 第13-16页 |
| 2．1．2 AMC60的二级指令流水线实现 | 第16-18页 |
| 2．2 AMC60的指令实现 | 第18-23页 |
| 2．2．1 MCS-51指令系统概述 | 第18-19页 |
| 2．2．2 AMC60中各寻址方式的实现 | 第19-22页 |
| 2．2．3 AMC60的指令实现 | 第22-23页 |
| 2．3 小结 | 第23-25页 |
| 第三章 AMC60功能模块设计 | 第25-55页 |
| 3．1 概述 | 第25-26页 |
| 3．2 基本功能模块设计 | 第26-34页 |
| 3．2．1 译码器模块 | 第26-28页 |
| 3．2．2 存储控制单元 MEMCU | 第28-29页 |
| 3．2．3 算术逻辑单元 ALU | 第29-32页 |
| 3．2．4 比较器模块 | 第32页 |
| 3．2．5 DPTR模块 | 第32页 |
| 3．2．6 堆栈指针SP模块 | 第32-33页 |
| 3．2．7 累加器 ACC模块 | 第33页 |
| 3．2．8 B寄存器模块 | 第33页 |
| 3．2．9 程序状态寄存器PSW模块 | 第33页 |
| 3．2．10 数据存储器模块 | 第33-34页 |
| 3．2．11 程序存储器模块 | 第34页 |
| 3．3 特殊功能模块设计 | 第34-53页 |
| 3．3．1 监视定时器WDT设计 | 第35-37页 |
| 3．3．2 中断控制器设计 | 第37-44页 |
| 3．3．3 通用异步串行口UART设计 | 第44-47页 |
| 3．3．4 并行IO口设计 | 第47-49页 |
| 3．3．5 定时计数器设计 | 第49-53页 |
| 3．4 小结 | 第53-55页 |
| 第四章 RTL级代码及功能仿真 | 第55-67页 |
| 4．1 Verilog HDL概述 | 第55页 |
| 4．2 面向综合的RTL代码编写 | 第55-59页 |
| 4．3 功能仿真 | 第59-64页 |
| 4．4 小结 | 第64-67页 |
| 第五章 逻辑综合与门级仿真 | 第67-73页 |
| 5．1 逻辑综合 | 第67-72页 |
| 5．1．1 综合的概念 | 第67页 |
| 5．1．2 综合的步骤 | 第67-68页 |
| 5．1．3 面向综合的设计 | 第68页 |
| 5．1．4 基于Design Compiler的综合 | 第68-72页 |
| 5．2 门级仿真 | 第72页 |
| 5．3 小结 | 第72-73页 |
| 第六章 布局布线 | 第73-77页 |
| 6．1 概述 | 第73页 |
| 6．2 基于SE的自动布局布线 | 第73-76页 |
| 6．3 小结 | 第76-77页 |
| 第七章 结论 | 第77-79页 |
| 研究生期间发表的论文 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 附录 | 第87-92页 |