新一代机车总线控制器（MVBC）的研究与设计
| 第一章 引言 | 第1-12页 |
| ·电子工程师的难题 | 第10页 |
| ·总体构想 | 第10页 |
| ·列车通讯的最新发展 | 第10-11页 |
| ·设计任务 | 第11-12页 |
| 第二章 TCN网络 | 第12-18页 |
| ·TCN网络构成 | 第12-16页 |
| ·TCN的组态 | 第16-18页 |
| 第三章 MVB的通讯原理 | 第18-28页 |
| ·MVB的总线拓扑结构 | 第18-19页 |
| ·MVB总线段 | 第18页 |
| ·耦合器 | 第18页 |
| ·MVB的总线拓扑结构 | 第18-19页 |
| ·MVB的帧格式 | 第19-23页 |
| ·曼彻斯特码原理 | 第19-20页 |
| ·MVB帧的定义 | 第20-23页 |
| ·MVB的通讯方式 | 第23-28页 |
| ·MVB的数据通讯 | 第23-24页 |
| ·MVB介质的分配 | 第24页 |
| ·MVB的报文 | 第24-26页 |
| ·MVB的通讯端口 | 第26-28页 |
| 第四章 MVBC概述 | 第28-36页 |
| ·MVBC的设计要求 | 第28-30页 |
| ·MVBC的功能要求 | 第28-30页 |
| ·MVBC的优点 | 第30页 |
| ·MVBC的软件接口 | 第30-31页 |
| ·MVBC的工作流程 | 第31-36页 |
| ·主设备模式 | 第31页 |
| ·从设备模式 | 第31-32页 |
| ·端口预处理流程 | 第32-33页 |
| ·端口后处理流程 | 第33-36页 |
| 第五章 MVBC的设计 | 第36-80页 |
| ·编码模块(Encoder) | 第37-39页 |
| ·Encoder功能描述 | 第37-38页 |
| ·Encoder设计实现 | 第38-39页 |
| ·译码模块(Decoder) | 第39-41页 |
| ·Decoder功能描述 | 第39-40页 |
| ·Decoder设计实现 | 第40-41页 |
| ·输入输出缓冲 | 第41-42页 |
| ·配置寄存器阵列 | 第42-44页 |
| ·配置寄存器功能描述 | 第42页 |
| ·配置寄存器接口设计 | 第42-44页 |
| ·报文分析单元(TAU) | 第44-51页 |
| ·TAU功能描述 | 第44页 |
| ·TAU设计思路 | 第44-48页 |
| ·TAU设计实现 | 第48-51页 |
| ·定时器设计 | 第49-50页 |
| ·TAU状态机的设计 | 第50-51页 |
| ·主控单元(MCU) | 第51-59页 |
| ·MCU功能描述 | 第51-52页 |
| ·MCU设计思路 | 第52-53页 |
| ·MCU设计实现 | 第53-59页 |
| ·主帧分配、产生与接收单元(MD) | 第53-56页 |
| ·端口预处理单元(PreP) | 第56-57页 |
| ·数据发送和接收单元(DT) | 第57页 |
| ·端口后处理单元(PostP) | 第57页 |
| ·命令处理单元(CMD) | 第57-59页 |
| ·通讯存储器控制模块(TMC) | 第59-65页 |
| ·TMC功能描述 | 第59页 |
| ·TMC接口描述 | 第59-62页 |
| ·MCBC访问TM时序 | 第60-61页 |
| ·CPU访问 | 第61-62页 |
| ·TMC设计实现 | 第62-65页 |
| ·字访问状态机 | 第62-63页 |
| ·TMC主状态机 | 第63-64页 |
| ·宿时间管理(STS) | 第64-65页 |
| ·仲裁器(ARBTRATION) | 第65-72页 |
| ·仲裁器功能描述 | 第65-67页 |
| ·仲裁器设计思路及时序分析 | 第67-70页 |
| ·仲裁器设计实现 | 第70-72页 |
| ·地址逻辑模块(Address Logic) | 第72-77页 |
| ·地址逻辑功能描述 | 第72-73页 |
| ·地址逻辑接口描述 | 第73-74页 |
| ·地址逻辑算法分析 | 第74-75页 |
| ·地址编码算法 | 第74-75页 |
| ·地址译码算法 | 第75页 |
| ·地址逻辑设计实现 | 第75-77页 |
| ·Cla551模块 | 第77-80页 |
| ·C la551功能描述 | 第77-79页 |
| ·Cla551设计实现 | 第79-80页 |
| 第六章 MVBC的验证 | 第80-87页 |
| ·编码译码器验证 | 第80-81页 |
| ·基本编码接码功能验证 | 第81页 |
| ·Decoder报错功能和县切换功能验证 | 第81页 |
| ·总线接口验证 | 第81-82页 |
| ·TAU主设备功能验证(单端口) | 第82页 |
| ·TAU主设备功能验证(双端口) | 第82页 |
| ·TAU从设备功能验证 | 第82页 |
| ·应用层接口验证 | 第82-84页 |
| ·地址逻辑验证 | 第83-84页 |
| ·CPU、MVBC访问仲裁与宿时间管理 | 第84页 |
| ·CPU与MVBC共享TM时的系统功能验证 | 第84-86页 |
| ·FPGA调试 | 第86-87页 |
| 第七章 结论 | 第87-88页 |
| 参考文献 | 第88-89页 |
| 致谢 | 第89-90页 |
| 附录1 | 第90-92页 |
| 附录2 | 第92-95页 |
| 个人简历及研究成果 | 第95页 |
