| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第一章 绪论 | 第11-18页 |
| ·引言 | 第11页 |
| ·高速数字电路的信号完整性 | 第11-12页 |
| ·信号完整性的分析方法 | 第12-14页 |
| ·电路分析方法 | 第12-13页 |
| ·电磁场分析方法 | 第13页 |
| ·综合分析方法 | 第13-14页 |
| ·信号完整性的研究现状 | 第14-16页 |
| ·论文的主要工作及创新点 | 第16-18页 |
| ·课题研究背景 | 第16-17页 |
| ·论文的工作安排 | 第17页 |
| ·主要创新点 | 第17-18页 |
| 第二章 高速电路的信号完整性 | 第18-34页 |
| ·信号完整性中传输线理论 | 第18-22页 |
| ·单一的传输线 | 第18-21页 |
| ·差分对和差分阻抗 | 第21-22页 |
| ·单一网络的反射研究 | 第22-25页 |
| ·反射理论 | 第22-23页 |
| ·抑制反射噪声的方法 | 第23-25页 |
| ·多个网络间的串扰研究 | 第25-30页 |
| ·串扰理论 | 第25-30页 |
| ·抑制串扰噪声的方法 | 第30页 |
| ·关键网络的时序研究 | 第30-32页 |
| ·公共时钟的时序分析 | 第31-32页 |
| ·源时钟的时序分析 | 第32页 |
| ·电源完整性的研究 | 第32-33页 |
| ·电源分配网络 | 第32-33页 |
| ·电源噪声及其抑制方法 | 第33页 |
| ·本章小结 | 第33-34页 |
| 第三章 高速电路中反射噪声的抑制方法 | 第34-46页 |
| ·DSP 与 SDRAM 的互连设计 | 第34-37页 |
| ·无端接设计 | 第34-35页 |
| ·改进的端接设计 | 第35-36页 |
| ·仿真结果与分析 | 第36-37页 |
| ·AD 差分时钟线的互连设计 | 第37-44页 |
| ·常用的差分时钟端接设计 | 第38-39页 |
| ·改进的差分时钟端接设计 | 第39-40页 |
| ·仿真结果与分析 | 第40-44页 |
| ·本章小结 | 第44-46页 |
| 第四章 高速电路中串扰噪声的抑制方法 | 第46-57页 |
| ·DSP 与 SDRAM 互连线常用参量的约束条件 | 第46-52页 |
| ·端接与串扰噪声的关系 | 第46-48页 |
| ·线间距与串扰噪声的关系 | 第48-49页 |
| ·线并行长度与串扰噪声的关系 | 第49-50页 |
| ·介质厚度与串扰噪声的关系 | 第50-51页 |
| ·信号频率与串扰噪声的关系 | 第51-52页 |
| ·不同终端的隔离带对串扰的影响 | 第52-55页 |
| ·不同终端的隔离带对串扰的影响 | 第52-54页 |
| ·过孔隔离带的孔间距对串扰的影响 | 第54-55页 |
| ·仿真结果与分析 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 高速电路中时序分析的研究 | 第57-62页 |
| ·DSP 与 SDRAM 间的时序问题 | 第57-58页 |
| ·DSP 与 SDRAM 间的时序分析 | 第58-60页 |
| ·时序分析参量的校正 | 第58-60页 |
| ·时序约束条件的分析 | 第60页 |
| ·仿真结果与分析 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第六章 高速电路中电源完整性的研究 | 第62-71页 |
| ·去耦电容引起并联谐振问题 | 第62-63页 |
| ·增加去耦支路耗损抑制并联谐振 | 第63-65页 |
| ·分析谐振时串联电阻 R 与 Z’PDN 的关系 | 第64页 |
| ·分析引入的电阻 R 对去耦作用的影响 | 第64-65页 |
| ·仿真结果与分析 | 第65-70页 |
| ·高速视频处理板卡目标阻抗的确定 | 第66页 |
| ·谐振腔参数的提取 | 第66-67页 |
| ·去耦电容容量的确定 | 第67页 |
| ·去耦电容等效电感值 LESL的修正 | 第67-68页 |
| ·高速视频处理板卡 PDN 的设计 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第七章 总结与展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 发表论文和科研情况说明 | 第76-77页 |
| 致谢 | 第77-78页 |