| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·数字通信系统体系结构及信道编解码简介 | 第10-11页 |
| ·LDPC 码概述 | 第11-12页 |
| ·主要研究工作和论文组织 | 第12-14页 |
| 第二章 LDPC 码基础与标准 | 第14-23页 |
| ·LDPC 码的定义和图理论 | 第14-16页 |
| ·LDPC 的构造 | 第16页 |
| ·LDPC 的译码 | 第16-20页 |
| ·概率域BP 译码算法 | 第17-18页 |
| ·对数域BP 译码算法 | 第18-19页 |
| ·低复杂度译码算法 | 第19-20页 |
| ·IEEE802.16E 标准中的LDPC 码 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 基于IEEE802.16E 标准的LDPC 码编码器设计 | 第23-36页 |
| ·通用LDPC 编码算法 | 第23-25页 |
| ·传统编码算法 | 第23页 |
| ·Efficient 编码算法 | 第23-25页 |
| ·基于IEEE802.16E 的LDPC 码快速编码算法 | 第25-26页 |
| ·基于IEEE802.16E 的LDPC 码编码器逻辑实现 | 第26-33页 |
| ·矩阵-向量乘法 | 第29-32页 |
| ·反型替换 | 第32-33页 |
| ·编码器仿真综合结果 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 基于IEEE802.16E 标准的LDPC 码译码器设计 | 第36-49页 |
| ·译码策略和译码算法的选择 | 第36-38页 |
| ·量化方案的选择 | 第38页 |
| ·译码器结构的选择 | 第38-39页 |
| ·基于IEEE802.16E 的LDPC 译码器的逻辑实现 | 第39-46页 |
| ·译码步骤 | 第42页 |
| ·更新校验模块 | 第42-44页 |
| ·输入-暂存模块 | 第44-45页 |
| ·控制模块 | 第45-46页 |
| ·译码器仿真综合结果 | 第46-48页 |
| ·本章总结 | 第48-49页 |
| 第五章 并行级联LDPC 码的构造及其硬件实现译码算法 | 第49-61页 |
| ·PC-LDPC 码的码率 | 第49-50页 |
| ·PC-LDPC 码的误码率性能 | 第50-51页 |
| ·PC-LDPC 码的编码 | 第51-53页 |
| ·PC-LDPC 码的译码 | 第53-55页 |
| ·PC-LDPC 码的低复杂度译码算法 | 第55-57页 |
| ·仿真结果与比较 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 LDPC 编译码器硬件实现与测试 | 第61-71页 |
| ·硬件系统的整体设计 | 第61-62页 |
| ·PCB 电路的设计 | 第62-64页 |
| ·系统测试 | 第64-70页 |
| ·编码器的测试 | 第64-67页 |
| ·译码器的测试 | 第67-70页 |
| ·本章小结 | 第70-71页 |
| 第七章 总结 | 第71-73页 |
| ·全文总结 | 第71-72页 |
| ·下一步工作展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 作者攻硕期间所取得的成果 | 第76-77页 |
| 附录 | 第77-78页 |
