数字中频采集与处理模块硬件设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-14页 |
| ·课题研究背景及意义 | 第9-11页 |
| ·研究现状简述 | 第11-13页 |
| ·本论文的设计任务 | 第13-14页 |
| 第二章 数字中频采集与处理基本理论 | 第14-26页 |
| ·采样理论 | 第14-17页 |
| ·Nyquist 采样 | 第14-15页 |
| ·带通采样 | 第15-17页 |
| ·数字下变频技术 | 第17-25页 |
| ·数字下变频数学模型 | 第17-19页 |
| ·整倍抽取 | 第19-23页 |
| ·高效数字滤波器 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 总体方案分析 | 第26-34页 |
| ·数字中频采集与处理模块一般结构 | 第26-28页 |
| ·数字中频采集与处理模块一般数学模型 | 第28-29页 |
| ·单通道模块数学模型 | 第28页 |
| ·并行多通道数字中频采集与处理模块数学模型 | 第28-29页 |
| ·本设计的总体方案分析 | 第29-33页 |
| ·数字中频采集与处理模块设计模型的确定 | 第29-30页 |
| ·模块主要技术指标 | 第30-31页 |
| ·模块总体设计方案 | 第31-33页 |
| ·本章小结 | 第33-34页 |
| 第四章 数字中频采集与处理模块硬件实现 | 第34-66页 |
| ·功能模块结构 | 第34-35页 |
| ·信号采样 | 第35-44页 |
| ·采样实现 | 第35-37页 |
| ·通道设计 | 第37-39页 |
| ·采样时钟设计 | 第39-42页 |
| ·信噪比及有效位数分析 | 第42-44页 |
| ·数字下变频设计 | 第44-46页 |
| ·数字下变频芯片GC4016 结构及特点 | 第44-45页 |
| ·数字下变频芯片GC4016 的应用 | 第45-46页 |
| ·模块中GC4016 的工作模式 | 第46页 |
| ·逻辑控制设计 | 第46-50页 |
| ·时钟、触发和同步源选择模块 | 第47-48页 |
| ·数字下变频控制模块 | 第48页 |
| ·采样数据处理模块 | 第48-49页 |
| ·FPGA 配置模式选择 | 第49-50页 |
| ·数据缓存和接口设计 | 第50-58页 |
| ·数据缓存设计 | 第50-57页 |
| ·接口设计 | 第57-58页 |
| ·电源管理及布局布线 | 第58-65页 |
| ·模块电源管理 | 第58-60页 |
| ·布局 | 第60-62页 |
| ·布线 | 第62-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 模块测试结果与分析 | 第66-74页 |
| ·高速高精度采样测试 | 第66-69页 |
| ·数字下变频功能测试 | 第69-73页 |
| ·抽样率测试 | 第70-71页 |
| ·三种通道配置模式功能测试 | 第71-73页 |
| ·本章小结 | 第73-74页 |
| 第六章 结束语 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-77页 |
| 附录 | 第77-78页 |
| 研究成果 | 第78-79页 |
