虚拟逻辑分析仪的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-15页 |
| ·研究的背景与意义 | 第8-9页 |
| ·相关技术国内外现状 | 第9-14页 |
| ·逻辑分析仪 | 第9-11页 |
| ·虚拟仪器 | 第11-14页 |
| ·本课题的研究内容 | 第14-15页 |
| 第2章 系统方案分析 | 第15-30页 |
| ·逻辑分析仪概述 | 第15-16页 |
| ·逻辑分析仪的基本结构 | 第15-16页 |
| ·虚拟仪器技术 | 第16-17页 |
| ·虚拟仪器的构成 | 第16-17页 |
| ·虚拟仪器的设计方法 | 第17页 |
| ·可编程逻辑设计 | 第17-22页 |
| ·可编程逻辑器件简介 | 第17-18页 |
| ·典型FPGA开发流程 | 第18-21页 |
| ·可编程逻辑基本设计原则 | 第21-22页 |
| ·USB接口 | 第22-26页 |
| ·USB系统的模型 | 第23-24页 |
| ·USB的电气特性 | 第24页 |
| ·USB的传输模式 | 第24-25页 |
| ·USB设备的总线枚举 | 第25-26页 |
| ·系统设计方案 | 第26-29页 |
| ·硬件系统整体方案的选择 | 第26-27页 |
| ·FPGA芯片的选择 | 第27页 |
| ·硬件系统整体方案的选择 | 第27-28页 |
| ·上位机软件开发系统的选择 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 虚拟逻辑分析仪硬件设计 | 第30-50页 |
| ·探头设计 | 第30-31页 |
| ·时钟电路设计 | 第31-34页 |
| ·延迟电路设计 | 第34-35页 |
| ·数据捕获电路设计 | 第35-37页 |
| ·触发电路设计 | 第37-44页 |
| ·基本触发设计 | 第38页 |
| ·随机触发设计 | 第38页 |
| ·字触发设计 | 第38-40页 |
| ·序列触发设计 | 第40-42页 |
| ·通道触发设计 | 第42-43页 |
| ·毛刺触发设计 | 第43页 |
| ·外触发设计 | 第43页 |
| ·延迟触发设计 | 第43-44页 |
| ·存储电路设计 | 第44-46页 |
| ·USB接口电路设计 | 第46-49页 |
| ·EZ-USB FX2LP芯片结构 | 第47-48页 |
| ·EZ-USB FX2LP芯片典型的数据传输 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第4章 虚拟逻辑分析仪功能软件设计 | 第50-55页 |
| ·Labview开发平台简介 | 第50-51页 |
| ·上位机软件设计 | 第51-54页 |
| ·USB驱动程序 | 第51页 |
| ·逻辑分析仪上位机设计 | 第51-54页 |
| ·本章小结 | 第54-55页 |
| 第5章 总结与展望 | 第55-57页 |
| ·全文工作总结 | 第55页 |
| ·工作展望 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-59页 |
