| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-20页 |
| 1.1 研究背景 | 第8-12页 |
| 1.2 国内外研究现状 | 第12-18页 |
| 1.3 研究内容 | 第18-19页 |
| 1.4 论文结构 | 第19-20页 |
| 2 面积优化的BCH译码器设计 | 第20-37页 |
| 2.1 并行BCH译码理论 | 第20-25页 |
| 2.2 简化无求逆的SIBM算法 | 第25-28页 |
| 2.3 有限域乘法器设计 | 第28-29页 |
| 2.4 BCH译码器的优化实现 | 第29-32页 |
| 2.5 实验及其结果 | 第32-36页 |
| 2.6 本章小结 | 第36-37页 |
| 3 读干扰感知的保留错误纠正策略 | 第37-54页 |
| 3.1 NAND Flash错误模式分析 | 第37-41页 |
| 3.2 NAND Flash比特错误测试与分析 | 第41-47页 |
| 3.3 读干扰感知的保留错误纠正策略 | 第47-53页 |
| 3.4 本章小结 | 第53-54页 |
| 4 测试与分析 | 第54-65页 |
| 4.1 SSDsim简介 | 第54-55页 |
| 4.2 测试环境与测试方法 | 第55-58页 |
| 4.3 纠正策略对I/O性能的影响 | 第58-61页 |
| 4.4 纠正策略对SSD可靠性的影响 | 第61-64页 |
| 4.5 本章小结 | 第64-65页 |
| 5 总结与展望 | 第65-67页 |
| 5.1 主要成果 | 第65-66页 |
| 5.2 未来展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 附录 Ⅰ 读干扰感知保留错误释放策略SSD原始测试数据 | 第72-78页 |
| 附录 Ⅱ 攻读硕士学位期间发表的论文和专利 | 第78页 |